[问答]

无法在pll2上为stm32mp157设置DDR时钟求解

问答对人有帮助，内容完整，我也想知道答案 0 你好，我很难在 pll2 上为 STM32mp157 设置 DDR 时钟。时钟已使用 CubeMX 配置为 528MHz。我根据数据表/参考手册检查了 DeviceTree 中 pll2 的 cfg，所有设置似乎都是正确的。然而 /sys/kernel/debug/clk/clk_summary 为 pll2_r 返回 533MHz。 PLL2 从 HSE 获得 24MHz。我当前的 tf-a 配置： &rcc { ... pll2:st,pll@1 { compatible = "st,stm32mp1-pll"; reg = <1>; cfg = < 2 65 1 1 0 PQR(1,0,1) >; frac = < 0x1400 >; }; ... PLL2 仅在 tf-a 的 dts 文件中配置。对于内核和 u-boot，只有空的 rcc-nodes： &rcc{ u-boot,dm-pre-reloc; status = "okay"; /* USER CODE BEGIN rcc / / USER CODE END rcc */ }; 有任何想法吗？ 0
2022-12-27 09:06:26　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × wang21cj 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 41 个回答。邀请回答 chm5 该类别下有 39 个回答。邀请回答 hgimtk 该类别下有 33 个回答。邀请回答 HengDu 该类别下有 30 个回答。邀请回答 hwp0415229 该类别下有 28 个回答。邀请回答 jghgfdssas 该类别下有 28 个回答。邀请回答可口可甜该类别下有 26 个回答。邀请回答 kingnet6688 该类别下有 26 个回答。邀请回答颜刚YanG 该类别下有 26 个回答。邀请回答 zyh34997 该类别下有 25 个回答。邀请回答柱子图宁该类别下有 25 个回答。邀请回答 jenny042 该类别下有 25 个回答。邀请回答 kingnet9999 该类别下有 25 个回答。邀请回答 andyfly7 该类别下有 25 个回答。邀请回答麻酱该类别下有 25 个回答。邀请回答 gXDhn 该类别下有 24 个回答。邀请回答 jiangwenwen 该类别下有 24 个回答。邀请回答哼小曲该类别下有 24 个回答。邀请回答云汉007 该类别下有 24 个回答。邀请回答举报 golabs 相关推荐 • 如何通过Cortex M4控制STM32MP157上的LTDC？ 321 • STM32MP157超强芯片有哪些应用 4369 • 100ASK_STM32MP157是什么？为什么要做STM32MP157开发板？ 1642 • 如何创建一个简单的UI以在STM32MP157上运行？ 397 • stm32mp157多核异构处理器有哪些功能呢 1687 • 为什么要做STM32MP157开发板呢 1629 • STM32MP157不退出暂停到Linux怎么处理？ 237 • 如何利用STM32MP157开发板去学习Linux呢 1349 • STM32MP157DAA1移植rt-thread时的疑问求解 1847 • 华清远见STM32MP157开发板对比imx6ull开发板优势是什么？ 1889 1个回答

答案对人有帮助，有参考价值 0 您的设备树设置显示 533MHz，让我们解码“ cfg = < 2 65 1 1 0 PQR(1,0,1) ”：您定义了一个分数值，这意味着 VCO 频率是 PLL 输入时钟为 24 / (2+1) = 8MHz PLL 倍频为 (65+1)+0x1400/0x2000 = 66.625 所以，VCO = 8 * 66.25 = 533 MHz DDR 时钟与 R 分频器相同，等于 1 (0+1)。如果您想达到 528MHz，只需删除“frac”行（请检查它在 CubeMX 中是否设置为 0）。

2022-12-27 11:35:23 评论举报张玉