怎样使用SRAM3共享内存来进行A7内核和M4内核之间的数据传输呢

我想使用部分SRAM3共享内存来进行A7内核和M4内核之间的数据传输。在 A7 核心上，我在 /dev/mem 上使用 mmap 将 sram 重新映射到用户空间，并将数据复制到/从 SRAM3 缓冲区。然而结果并不稳定。
在 M4 端读取数据时，有时数据似乎发生了变化。
在 M4 一侧，我确实添加了一个额外的内存区域 (RAM3_ipc_shm)：
记忆
{
RETRAM_interrupts (xrw)：ORIGIN = 0x00000000，LENGTH = 0x00000298
FLASH_text (rx) : ORIGIN = 0x10000000, LENGTH = 128K
RAM1_data (xrw) : ORIGIN = 0x10020000, LENGTH = 128K
RAM2_ipc_shm (xrw) : ORIGIN = 0x10040000, LENGTH = 0x00008000
RAM3_ipc_shm (xrw) : ORIGIN = 0x10048000, LENGTH = 0x00004000
}
只需读/写这个区域，例如：
易失性 uint16_t *data_in = 0x10048000；
易失性 uint16_t *data_out = 0x1004A000；
nof_write_bits = 16 * data_in[0];
// 设置输出数据
对于 (int i = 0; .....
{
// DO0-DO3 & 清除数据时钟 & 清除锁存器
outputs0 = (data_in[4 + i] << 11) & DO03_mask;
// D04-D05
outputs1 = (data_in[4 + i] << (14 - 4)) & DO45_mask;
// 读取输入
        inputs0 = (uint16_t) ((DI0_GPIO_Port->IDR & DI03_mask) >> 3);
        inputs1 = (uint16_t) ((DI4_GPIO_Port->IDR & DI45_mask) >> (12 - 4));
        data_out[i - read_bits_offs] = inputs0 | 输入1；
}
A7侧：
易失性 uint8_t *the_smem_buf；
易失性 uint8_t *the_read_pos；
// 映射共享内存窗口
the_mem_fd = open("/dev/mem", O_RDWR | O_SYNC);
the_smem_buf = static_cast(mmap (NULL, 0x4000, PROT_READ | PROT_WRITE, MAP_SHARED, the_mem_fd, 0x10048000));
the_read_pos = the_smem_buf + 0x2000;
// 向 M4 写入数据
  对于 (int i = 0; i < len; i++)
    the_smem_buf = ((uint8_t *) pData);
//从M4读取数据
memcpy(pData, (void *) the_read_pos, len);
我使用 rpmsg 机制在对 M4 内核的写入和读取之间进行同步。
观察：对于共享数据缓冲区中的前 4 个 16 位值，一切看起来都正常，但是当在较高区域中有非零数据时，数据有时会丢失或在应该为零的地方不为零。
知道这里出了什么问题吗？我是否必须将内存区域添加到设备树中？或者根本不可能通过内存映射区域进行传输？M4 端的链接描述文件中的内存映射中是否缺少某些内容？

0