如何优化PCIe应用中的时钟分配

2022-11-22 08:04:25 703 PCIe PCIe接口

0 PCI Express® (PCIe®) 是一项业界领先的标准输入／输出 (I/O) 技术，是服务器、个人电脑以及其它应用中最常用的 I/O 接口之一。该标准多年来不断发展，以适应更高的数据速率（见表 1）。第 3 代 PCIe 引入了全新的编码方案，其可在不增加数据速率一倍的情况下，将数据吞吐量提升一倍。PCI-SIG 近期宣布推出的第 4 代 PCIe 具有 16 G 每秒传输 (GT/s) 的比特率。第 4 代的规范预计将在 2014 或 2015 年发布。表 1：各代 PCIe 的数据吞吐量随着数据速率的提升，参考时钟需求也在不断提高。本文将重点介绍参考时钟需求。PCIe 参考时钟 (RefClk) 规范可针对 3 种不同架构定义，分别是：数据时钟、独立 RefClk 以及通用 RefClk。每个架构都具有特定的滤波器函数。在接收器时钟数据恢复输入端出现的有效抖动是接收器及发送器… 0 如何优化 PCIe 应用中的时钟分配.pdf 309.03 KB , 下载次数: 1
举报淘帖0 只看该作者最近下载过的用户(1) 相关推荐 • FPGA的PCIE接口应用需要注意哪些问题 3283 • 请问PCIe模式如何查看VPU内存分配情况？ 616 • 怎样对PCIe应用中的时钟分配进行优化？求解 2139 • 输入抖动约束是否对PCIe源时钟有效？ 2469 • ML605——PCIe MGT参考时钟抖动怎么回事 2586 • 如何改进FPGA时钟分配控制？ 2321 • 怎么使用一个多点信号分配PCIe时钟？ 2259 • 怎么使用一个多点信号来分配PCIe时钟？ 2717 • 化PCIe应用中的时钟分配方法 4177 • 内存分配及Cache优化 4676