超低抖动时钟发生器优化串行链路系统性能的过程

2022-11-18 07:31:24 342 时钟发生器串行链路

0 25千兆以太网 (25GbE) 正在快速发展，并且很多分析人士预计它将在未来4年中呈现指数性的迅速增长。想象一下设计有线网络设备来支持过多标准，以及用最小数据包损失和延迟来快速提升数据速率时的复杂程度！随着数据速率的增加，链路抖动允许量变得越来越严格。硬件工程师将主要精力放在如何使他们的整个线路卡能够支持最大吞吐量，而为基准时钟产生的随机抖动分配尽可能小的允许量。针对基准时钟，对于一条25GbE的链路（集成范围在12kHz至20MHz之间）来说，可以实现的最大可能均方根 (RMS) 抖动的范围在100fs至300fs之间… 0 超低抖动时钟发生器如何优化串行链路系统性能.pdf 194.39 KB , 下载次数: 0
举报淘帖0 只看该作者相关推荐 • 时钟抖动对高速链路性能的影响 404 • 低抖动高精度时钟发生器MAX3625B相关资料分享 898 • 时钟发生器AD9577资料分享 1169 • AK8140A可编程多时钟发生器评估板简介 2045 • 时钟发生器的相位噪声和抖动性能为什么会影响到数据转换器？ 2733 • 用于评估AD9576时钟倍频器异步时钟发生器的评估板AD9576/PCBZ 3142 • 使用多个时钟沿怎么改善系统性能 1081 • 时钟发生器性能对数据转换器的影响 2093 • 时钟抖动对高速链路性能的影响 2035 • 超低抖动时钟发生器与串行链路系统性能的优化 1904