完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
ELF2 系列 FPGA 内嵌 1 个多功能锁相环（PLL），可实现高性能时钟管理功能。可以实现时钟分频、倍频、展频、小数分频、占空比调整、输入和反馈时钟对准、多相位时钟输出等功能。PLL 参考时钟输入有：时钟网络输出、互连输出和内部振荡器输出。PLL 反馈时钟输入有：时钟网络输出、内部寄存器时钟节点、互连输出、PLL 内部反馈时钟以及相移时钟 C0~C4。PLL 输出 C5 和 C0 共用了一个来自 VCO 的相位选择器，输出细调相位必须相同。PLL 输出 C6 和 C1 共用了一个来自 VCO 的相位选择器，输出细调相位必须相同。
0
|
|
|
最近下载过的用户(1)
|
|
只有小组成员才能发言，加入小组>>
1068 浏览 1 评论
1889 浏览 0 评论
1868 浏览 1 评论
3290 浏览 5 评论
3617 浏览 9 评论
1068浏览 1评论
如何知道嵌入式电子控制单元 （ECU） 中的RAM使用情况？
1394浏览 1评论
1889浏览 0评论
1208浏览 0评论
1341浏览 0评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
594
淘帖
785
