完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
描述
此参考设计展示了如何实现异步并列式闪存和 SRAM 存储器并将其连接到性能微控制器 TM4C129。通过在主机总线 16 模式下使用 EPI 接口并提供用于连接 1Gbit-8Mbit 范围的 16 位并列式闪存和 16Mbit 16 位并行式 SRAM 的多种芯片选择来构建此实施,开发人员便可将代码和数据空间扩展到 TM4C1294 微控制器最大内部存储器的范围之外。 特性
|
|
相关推荐
|
|
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-23 15:16 , Processed in 0.802122 second(s), Total 70, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191