[问答]

ARM GIC（十二） GICv3支持中断bypass功能

问答对人有帮助，内容完整，我也想知道答案 0 在GICv2架构中，GIC与core之间，是直接通过irq，fiq管脚，传递中断信号。但是在GICv3架构中，GIC通过gic stream接口向cpu interface传递中断信息，然后由cpu interface向core传递中断信息，而且，cpu interface被设计在了core当中。 GICv3支持中断bypass功能，以下是我画的一个框图：对于core而言，中断有2种（不考虑虚拟中断），分别是IRQ和FIQ。在ICC_SRE_ELx寄存器，有DFB和DIB bit，分别控制FIQ，IRQ是否bypass。对于DIB bit的描述：对于DFB bit的描述：这2个bit，复位值都是0，表示系统在复位后，中断bypass功能是开启的，此时外部的中断信号，是直接输入到core中的。当软件，关闭中断bypass后，此时，才是由cpu interface给core发送中断，而忽略掉外部发送的中断。在gicv3架构描述中，提到了中断bypass功能，会受到下面几个配置的影响：一个是，是否运行系统寄存器访问icc寄存器，也就是ICC_CTLR.SRE bit是否为高，如果允许系统寄存器访问icc寄存器，那么中断bypass功能是禁止的。一个是，ICC_SRE寄存器，由当前设计中支持的最高EL级的ICC_SRE寄存器的DFB和DIB bit来控制。最后一个，就是中断分组使能，也就是ICC_IGPREN0_EL1和ICC_IGRPEN1_EL1的enable bit。如果需要开启中断bypass功能，那么需要将中断分组使能给关掉。以下是FIQ中断bypass的伪代码： IRQ的处理，和FIQ是一致的。 0
2022-4-8 10:10:31　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × dianzijie5 该类别下有 16 个回答。邀请回答嵌入式-H 该类别下有 16 个回答。邀请回答 hgimtk 该类别下有 16 个回答。邀请回答 hucc 该类别下有 14 个回答。邀请回答舍我其谁84 该类别下有 13 个回答。邀请回答冰箱洗衣机该类别下有 12 个回答。邀请回答 HCPcry 该类别下有 12 个回答。邀请回答小刘该类别下有 11 个回答。邀请回答 sjjs001 该类别下有 11 个回答。邀请回答 iettke 该类别下有 11 个回答。邀请回答学生物的程序猿该类别下有 11 个回答。邀请回答 YOYOOO 该类别下有 10 个回答。邀请回答 bigbangboom 该类别下有 10 个回答。邀请回答 siyugege 该类别下有 9 个回答。邀请回答 drakannie 该类别下有 9 个回答。邀请回答 wuli北该类别下有 9 个回答。邀请回答 zengweishuai 该类别下有 9 个回答。邀请回答广州洋钒该类别下有 9 个回答。邀请回答 h1654155957.9921 该类别下有 8 个回答。邀请回答最强海贼王该类别下有 8 个回答。邀请回答举报张红相关推荐 • ARM GIC（十一） gicv3架构中的2种安全状态 5594 • ARM GIC（六）gicv3架构中的消息中断 5685 • ARM **是如何支持并产生安全中断的 4870* • ARM GIC（十） GICv3软中断的相关介绍 4632 • ARM GIC（九）GICv3架构中的中断分组 4964 • RK3568 Linux5.10 SDK 运行ITS timeout问题 2078 • ARM GIC（五）关于gicv3架构的gic stream协议解析 5081 • GIC硬件原理是什么？ 678 • win7支持的arm开发软件 2175 • GIC默认使用group0，需要处理器进入secure状态才可以访问吗？ 1633