[经验]

【Sipeed TangNano9K开发板试用体验】+工程建立和LED驱动测试

2022-3-7 21:57:50

7083 FPGA

工程建立和LED 驱动测试

      LED点灯在FPGA试用中就是helloworld的存在，所以免不了俗通过LED测试熟悉一下软硬件环境。LED点灯的测试目标是，点亮开发板上的6个LED小灯，并按照二进制的方式逐渐递进。采用板载27MHz晶振作为时钟源。
1.       首先总结一下测试中使用到的硬件
1.1.       LED灯的硬件连接原理

LED的连接原理图

通过原理图可以了解到，小灯采用1.8V驱动，低电平有效，共有6个LED，引脚的连接关系如下表：

序号	LED	PIN
1	LED1	PIN10
2	LED2	PIN11
3	LED3	PIN13
4	LED4	PIN14
5	LED5	PIN15
6	LED6	PIN16

1.2. 按键的硬件连接原理

原理图中显示，共有2个按键，也是1.8V驱动，低电平有效，引脚连接关系如下表：

序号	KEY	PIN
1	KEY1	PIN3
2	KEY2	PIN4

1.3. 系统时钟

原理显示，系统提供一个有源晶振，27MHz，通过PIN52引脚输入到FPGA中。
2. LED工程测试
2.1. 工程创建
选择第一项，FPGA Design Project项目，点击确定。

选择工程存放位置，并输入工程名，点击下一步

然后需要选择开发板上的器件，这里我走了弯路，需要选择设备为GW1NR-9C

选好后点击下一步。工程建立完成，但是此时是一个空工程。
2.2. 添加或新建verilog文件：

这里新建Verilog文件led.v ，并输入：

module led (
input sys_clk, // clk input
input sys_rst_n, // reset input
output reg [5:0] led // 110 G, 101 R, 011 B
);
reg [23:0] counter;
reg [5:0] led_sta;
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
counter <= 24'd0;
else if (counter < 24'd1350_0000) // 0.5s delay
counter <= counter + 1;
else
counter <= 24'd0;
end
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n)
begin
led <= 6'b111110;
led_sta <= 6'b0;
end
else if (counter == 24'd1350_0000) // 0.5s delay
begin
led_sta <= led_sta + 1;
led[5:0] <= ~led_sta;
end
else
led <= led;
end
endmodule

复制代码

2.3. 工程配置，project->configurations:

如果没有对synplify pro申请license的话，选择GowinSynthesis就没问题了。
其它选项默认不动。
2.4. 物理约束
在开始物理约束输入前，首先需要对文件执行一次综合，然后选择User Constrains->FloorPlanner，如果提示没有约束文件就创建，直接确定。

我们选择I/O Contrains，系统支持拖拽的方式分配IO引脚，挺方便。
按照前面的原理图分配的引脚关键，我们直接拖拽就行了。

然后保存，退出完成物理约束的配置。
约束文件内容：

//File Title: Physical Constraints file
//GOWIN Version: V1.9.6.02Beta
//Part Number: GW1NR-LV9QN88PC6/I5
//Created Time: Sat 03 05 20:36:29 2022
IO_LOC "led[5]" 16;
IO_LOC "led[4]" 15;
IO_LOC "led[3]" 14;
IO_LOC "led[2]" 13;
IO_LOC "led[1]" 11;
IO_LOC "led[0]" 10;
IO_LOC "sys_rst_n" 3;
IO_LOC "sys_clk" 52;

复制代码

2.5. 然后是布局和布线：
双击Place & Route，顺利的话系统自动完成。

2.6. 烧录测试
双击 Program Device后，打开系统集成的烧录软件Programmer2.

如果仅是测试，只需要在Operation部分选择SRAM Program，选择刚才我们编译的结果led_test.fs。
点击Program&configure按钮后，烧录到ram同时运行。
3. 问题总结
烧录中，提示ID Code mismatch错误时，因为我们选择器件和实际不同造成的，Tang Nano 9K器件必须选择为GW1NR-9C 。