基于adf4351锁相环相关硬件的设计资料分享

2022-1-11 07:28:51 1518 单片机

0 ADF4351锁相环介绍及相关硬件设计ADF4351是ADI公司推出的一款集成VCO的锁相环芯片。其输出频率范围可配置为35MHZ到4400MHZ，这取决于参考频率和寄存器配置。其内部包括整数N分频器和小数N分频器，可配置参考频率，对于输出频率也可采用输出可编程分频器进行分频。其供电电压为3-3.6V，一般采用3.3V供电。采用4/5或8/9预分频器可对频率细分，其控制接口采用三线式串行接口，由于集成VCO以及控制接口简单，整个PLL设计相对简单。下面将详细介绍如何对ADF4351设计，本节主要介绍硬件 0 adf4351 锁相环相关硬件设计.pdf 705.8 KB , 下载次数: 56
举报淘帖0 只看该作者最近下载过的用户(33) 相关推荐 • EVAL-ADF4351EB1Z，ADF4351Fractional-N PLL频率合成器评估板 1726 • ADF4351寄存器值写不进去 3313 • 请问如何利用ADF4351实现多路相干信号 1660 • 请问ADF4351能做数字锁相环实现位同步吗 2232 • adf4351作为锁相环输入时钟与参考之间的相位差，请问如何才能消除这个相位差？ 3735 • 请问关于ADF4351的几个问题 4613 • 请问ADIsimPLL中使用STM32控制ADF4351产生264.3MHz的LO，提示error 405这个错误对锁相环杂散有影响吗？ 2849 • ADF5355_锁相环 3549 • FPGA怎么驱动ADF4351 4878 • 音频锁相环相关资料集 5779