[问答]

adf4351作为锁相环输入时钟与参考之间的相位差，请问如何才能消除这个相位差？

问答对人有帮助，内容完整，我也想知道答案 1 想用adf4351做一个锁相环提取载波，但是每次锁定后输出都和参考有一个随机的相位差，请问如何才能消除这个相位差，使输出与参考输入同频同相。寄存器配置如下： 0
2018-8-9 06:48:18　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报李玉英相关推荐 • 锁相环的频率与反馈的频率相等但有相位差，如何调节 3683 • 请问如何利用ADF4351实现多路相干信号 1643 • 如何使用FPGA芯片实现相位差计的设计？ 2820 • 单片机相位差测量方法研究 4245 • 请问ADF4351能做数字锁相环实现位同步吗 2210 • 如何使用相关技术测量相位差？ 1069 • AD9106输入时钟和输出波形相位差不恒定是怎么回事？ 314 • 基于AD8302的相位差测量系统的改进和设计 3083 • 怎么测量移相器输出和输入的相位差？怎么去仿真相位差？ 3436 • LabView测量相位差 5640 2个回答

答案对人有帮助，有参考价值 0 这个想法是很难实现的，锁定后输出和参考的相位差理论上是一个固定值，但是实际上由于器件工作的状态以及周围环境的影响会造成器件的工作状态和输出有随机的变化，这就造成参考和输出的相位差也会不断的发生微小的变化，用于对输出频率的控制，保证一直处于锁定状态。整个过程都是一个动态的过程，也就是说PLL锁定后依然会一直处于一个动态的过程。参考和输出也不可能同频同相的。

2018-8-9 06:54:42 评论举报高淑贤