完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
新手在此诚心请教,谢谢!我在尝试用Quartus2 + Stratix2 设计一个FPGA电路,现在碰到一个很基础的问题: 当我把代码写入到板子上跑的时候, 我怎样来测试电路从某一个状态到另外一个状态所需要的时间呢? 比如说,从某一register的值为“1”时开始计时,然后通过某算法不断更新RAM中的值,直到几秒钟之后,RAM中的值不再变了。 在Quartus中,具体应该用什么工具来检测这么一个过程准确需要多少时间呢? 具体应该怎么做呢? 我尝试用自带的Signal Tap2 逻辑分析仪,但不知道怎么用。 我只能用它来检测某一个触发条件下的逻辑情况。 可怎么样来检测从某一个触发条件到另外一个触发条件所需时间呢? 谢谢! {:soso_e100:} |
|
相关推荐
1 个讨论
|
|
|
(1)如果算法固定,不依赖于实际上板调试的IO输入信号,那么这个时间是可以用modelsim仿真出来的。仿真的时钟和板上工作时钟一致即可。
(2)整出一个管脚信号,当开始时输出一个脉冲,结束时也输出一个脉冲,以这个脉冲为触发条件,如果能抓到第一个脉冲,且波形够长,看到后面一个脉冲,那么这个时间就测出来了。 (3)常用招数,fpga内部生成一个计数器,从开始计数,结束后保留不变,通过host来读取出这个值,也可以知道这个时间。需要留意计数器没有溢出。 |
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计53:如何测试队列管理功能
260 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52:主要功能测试结果与分析4(NVMe 指令提交与完成机制测试)
891 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51:主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
561 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
542 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1584 浏览 0 评论
4532 浏览 64 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-10 14:09 , Processed in 0.651344 second(s), Total 53, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2323