FPGA设计时序约束指南【赛灵思工程师力作】

FPGA

`为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内部或 FPGA 所在 PCB 上后续元件输入的一条或多条路径。
在 FPGA 设计中主要有四种类型的时序约束：PERIOD、OFFSET IN、OFFSET OUT 以及 FROM: TO（多周期）约束。

赛灵思FPGA设计时序约束指南

游客
，如果您要查看本帖隐藏内容请回复

`

lericky · 2013-10-22 15:48:08

henbucuo de ziliao e e

cchu90 · 2013-10-22 16:51:12

挺好的嗯嗯哈哈哈哈哈哈

lyleling2012 · 2013-10-23 00:00:27

学习学习！
学习学习！
学习学习！
学习学习！
学习学习！
学习学习！
学习学习！
学习学习！

momo050208 · 2013-10-23 15:27:35

谢谢-------------------------------------分享！

lce512 · 2013-10-24 14:03:26

see see,looklook.

,

suzixiang- · 2013-10-24 14:44:35

订起~~~~~~~~~~！！！！！！！！！！！！@@###################@@@@@@@@@@@@@@@

姚 · 2013-10-25 09:15:56

good data，。好资料

半窗o] · 2013-10-25 11:06:57

来看看到底怎么样

叶文瀚 · 2013-10-27 11:28:09

下下来看看，不知道怎样。换下E币

于淘 · 2013-10-29 09:36:40

谢谢分享！！

陈其周 · 2013-10-29 10:19:32

先顶后下业界良心

nmq2013 · 2013-10-31 15:01:30

谢谢分享！！！！！！！！！！！！！！

gang836@163.com · 2013-11-1 00:43:35

强大的xilinx 很好的资料

yupoxiaok · 2013-11-1 07:37:11

谢谢楼主分享了

johnchy · 2013-11-11 14:36:11

不错，好东西

~木~ · 2013-11-12 10:22:11

先收藏再说！！！！！！！！！！！！

敖颖 · 2013-11-14 22:44:13

发广告嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎嘎

雪原 · 2013-11-15 08:35:36

好东西正好要对这方面进行了解

panda316 · 2013-11-15 19:20:39

虚心学习，
虚心学习，
虚心学习，
虚心学习

林毅 · 2013-11-15 20:27:14

好东西啊好东西啊

搜索历史

FPGA设计时序约束指南【赛灵思工程师力作】

相关推荐

499 条评论

评论

精选推荐

热门帖

站长推荐 /6