完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
1:spi通信中，FPGA作为从器件，在使用主器件发起的spi时钟spi_clk时，需要同步到FPGA内部主时钟后再来计，具体可以使用spi_clk边沿来计数；
2：lattice FPGA掉电之后内部寄存器的值如果没有初始化，还会保持掉电之前的值；
最佳答案
|
|
|
2021-9-9 17:09:55
评论
|
|
|
毛刺问题和FPGA的种类基本没关系，寻找硬件和软件的解决办法。
软硬件联调经常出现类似“玄学”的情景。以下仅供参考： //------操作流程建议 1.有条件建议身穿静电防护服。我们这边硬件经常发现eMMC损坏，因！为！他！们！一！直！不！做！静！电！防！护！措！施！ 2.上电顺序：先连接硬件，然后给示波器上电，最后给FPGA供电。 3.如果你的测试硬件物料成本在1k一下，可以不做静电防护，但是千万要注意上电顺序。 4.尽量确保测试硬件和示波器均可靠接地；如果不具备可靠接地条件，一定要确保测试硬件和示波器的GND接触良好。 //------“毛刺” 1.信号有毛刺很正常。 2.看看能否硬件规避/减少毛刺，例如添加滤波电容或者扼流线圈之类的元件。 3.软件处理：FPGA开发板的入门教程有一个“按键消抖”，此处作用有限；主要参考串口功能实现的代码，在毛刺阶段不处理信号输入，延时处理后处理稳定的信号。（这句话可能描述的比较乱，网上搜索开发板教程，仔细看看代码） |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4425 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4076
淘帖
1839
