完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
电源退耦,这件事情太简单了,就是一个0.1uF的陶瓷电容接在Vcc上嘛,小明同学第一个举手。
废话少说,还是上图吧。iPad4电路原理图,第4页上部: 图上一共有3组电源,一组是给锁相环供电的模拟电源,两组给IC高速信号部分供电的,分别是1.0V和1.2V。根据电流的大小,IC预留的管脚数就不同。PLL供电只有1个管脚,1.0V的那一路PP1V0有2个管脚,PP1V2那一路有3个管脚。管脚数量直接决定了内阻的大小,外部无法改善,必须在IC设计的时候事先规范。 PLL那一路对噪声最敏感,C0605,C0606和R0604构成了一个π滤波器,R0604用电阻可以显著降低噪声,但是对启动速度有影响,为了预留将来调试的余地,位置先留着,噪声影响不大,就用0欧电阻。0.1uF X5R的电容,内部寄生电感不低,在高频端几乎没有什么容抗,因此添加了C0607独石电容,高频率下发挥作用。 为了防止Layout工程师忽视对PP1V8这一路的重视,特地标出了Trace的走线要求。因为走线会引入寄生电感和耦合电容。 PP1V2这一路用了3个电容并联,分别针对不同频段的噪声退耦,2个0.1uF电容并联,降低等效ESL和ESR。 PP1V2这一路用了5个电容并联,分别针对不同频段的噪声退耦,3个0.1uF电容并联,有效地降低了电容的等效ESL和ESR,这一路电流估计较大,着力比较猛! 基本上苹果的设计简明扼要,我也没有找到什么茬,就是花的钱比较多。 |
|
|
|
只有小组成员才能发言,加入小组>>
821 浏览 1 评论
1008 浏览 1 评论
12444 浏览 0 评论
5887 浏览 3 评论
17677 浏览 6 评论
997浏览 1评论
974浏览 1评论
821浏览 1评论
3914浏览 1评论
1008浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 16:15 , Processed in 0.668718 second(s), Total 49, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号