完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
个人觉得吧,其实这个问题很大,简单来说,place阶段tool会去做一些fix,比如 DRV、 timing,这些都会插入buffer这种的。
|
|
|
|
当时也有考虑到,但我在dc中时序是满足的,而且也有很多余量。DC report_constraint -all_vio 有hold和max_leakage_power的违规,我想就是fix应该也不会增加这么多cell,利用率从0.6变成0.9 所以有点纳闷。
|
|
|
|
只有小组成员才能发言,加入小组>>
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 10:24 , Processed in 0.696749 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号