完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2983
|
一般先约束主时钟，有问题再根据问题约束其它
|
|
|
|
|
|
只需要约束时钟频率吗？这样的话不就成理想情况了吗？一般没有错误吧！
|
|
|
|
|
|
首先约束主时钟，也就相当于告诉编译器你的设计工作在什么频率，还有就是输入输出的io约束了，如果设计没什么问题，其他的一般可以不考虑。如果是高速接口，那就另当别论了。
|
|
|
|
|
|
同意以上几楼的，首先是时钟约束，然后根据需求约束false path，output/input delay等，更深层的可以约束multi-cycle，register-location等；添加哪些约束，根据需求和编译器的时序分析结果来进行。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2896 浏览 3 评论
27700 浏览 2 评论
3474 浏览 2 评论
3984 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2333 浏览 3 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
346
