如何才能确保电源系统符合FPGA要求？

　　FPGA概述
　　现场可编程门阵列（FPGA）是一种可编程逻辑器件，由成千上万个完全相同的可编程逻辑单元组成，周围是输入/输出单元构成的外设。制造完成后，FPGA可以在工作现场编程，以便实现特定的设计功能。典型设计工作包括指定各单元的简单逻辑功能，并选择性地闭合互连矩阵中的一些开关。为确保正常工作，FPGA必须运用适当的电源管理技术。FPGA最初用于系统原型制作，最终量产时会用高速IC或 ASIC代替。不过，近年来FPGA的性能有很大改善，成本则不断下降，因此FPGA现已广泛用于生产设计。
　　FPGA的功耗取决于许多不同因素，与设计密切相关。必须运用精确的功耗估算方法，才能确保电源系统符合FPGA要求。FPGA制造商会提供网络工具，用于功耗计算。为了估算 FPGA的功耗，计算程序需考虑设计资源运用、切换速率、工作时钟频率、I/O使用及其它许多因素。
　　FPGA主要有三种可配置元件：可配置逻辑模块（CLB）、I/O模块（IOB）和互连。其中，CLB提供功能逻辑元件，IOB提供封装引脚与内部信号线之间的接口，可编程互连资源提供路由路径，将CLB和IOB的输入和输出与适合的网络相连。CLB（或内核）上施加的电压称为VCCINT。VCCO是IOB的电源电压。一些FPGA还有其它电压输入，称为VCCAUX。VCCINT（用于CLB）的典型值为1.0V、1.2V、1.5V、1.8V、2.5V和3V，电流可达10A或更高。 CLB数量越多，则电压越低，电流越高。启动时，VCCINT必须单调上升，不得下跌。最常用的VCCO电压（用于IOB）为1.2V、1.5V、 1.8V、2.5V、3.3V或传统系统中的5V。电流范围为1A至20A。辅助电压（VCCAUX）典型值为3.3V或2.5V。它为FPGA中的时间关键资源供电，因此易受电源噪声影响。VCCAUX可以与VCCO共用一个电源层，但前提是VCCO不会产生过大的噪声。
　　FPGA使用的电源类型
　　FPGA电源要求输出电压范围从1.2V到5V，输出电流范围从数十毫安到数安培。可用三种电源：低压差（LDO）线性稳压器、开关式DC-DC稳压器和开关式电源模块。最终选择何种电源取决于系统、系统预算和上市时间要求。
　　如果电路板空间是首要考虑因素，低输出噪声十分重要，或者系统要求对输入电压变化和负载瞬变做出快速响应，则应使用LDO稳压器。LDO功效比较低（因为是线性稳压器），只能提供中低输出电流。输入电容通常可以降低LDO输入端的电感和噪声。LDO输出端也需要电容，用来处理系统瞬变，并保持系统稳定性。也可以使用双输出LDO，同时为 VCCINT和VCCO供电。
　　如果在设计中效率至关重要，并且系统要求高输出电流，则开关式稳压器占优势。开关电源的功效比高于LDO，但其开关电路会增加输出噪声。与LDO不同，开关式稳压器需利用电感来实现DC-DC转换。
　　FPGA的特殊电源要求
　　为确保正确上电，内核电压VCCINT的缓升时间必须在制造商规定的范围内。对于一些FPGA，由于VCCINT会在晶体管阈值导通前停留更多时间，因此过长的缓升时间可能会导致启动电流持续较长时间。如果电源向FPGA提供大电流，则较长的上电缓升时间会引起热应力。ADI公司的DC-DC稳压器提供可调软启动，缓升时间可以通过外部电容进行控制。缓升时间典型值在20ms至100ms范围内。
　　许多FPGA没有时序控制要求，因此 VCCINT、VCCO和VCCAUX可以同时上电。如果这一点无法实现，上电电流可以稍高。时序要求依具体FPGA而异。对于一些FPGA，必须同时给 VCCINT和VCCO供电。对于另一些FPGA，这些电源可按任何顺序接通。多数情况下，先给VCCINT后给VCCO供电是一种较好的做法。
　　当 VCCINT在0.6V至0.8V范围内时，某些FPGA系列会产生上电涌入电流。在此期间，电源转换器持续供电。这种应用中，因为器件需通过降低输出电压来限制电流，所以不推荐使用返送电流限制。但在限流电源解决方案中，一旦限流电源所供电的电路电流超过设定的额定电流，电源就会将该电流限制在额定值以下。
　　FPGA配电结构
　　对于高速、高密度FPGA器件，保持良好的信号完整性对于实现可靠、可重复的设计十分关键。适当的电源旁路和去耦可以改善整体信号完整性。如果去耦不充分，逻辑转换将会影响电源和地电压，导致器件工作不正常。此外，采用分布式电源结构也是一种主要解决方案，给FPGA供电时可以将电源电压偏移降至最低。
　　在传统电源结构中，AC/DC或DC/DC转换器位于一个地方，并提供多个输出电压，在整个系统内分配。这种设计称为集中式电源结构（CPA），见图1。以高电流分配低电压时，铜线或PCB轨道会产生严重的电阻损耗，CPA就会发生问题。
　　CPA的替代方案是分布式电源结构（DPA），见图2。采用DPA时，整个系统内仅分配一个半稳压的DC电压，各DC/DC转换器（线性或开关式）与各负载相邻。DPA中，DC/DC转换器与负载（例如FPGA）之间的距离近得多，因而线路电阻和配线电感引起的电压下降得以减小。这种为负载提供本地电源的方法称为负载点（POL）。
　　
　　图1 集中式电源结构
　　
　　图2 分布式电源结构
　　当一个逻辑器件从逻辑1切换到逻辑0时，或者从逻辑 0切换到逻辑1时，包括电源的输出结构暂时变为低阻抗状态。每次转换均要求对信号线进行充电或放电，这就需要能量。旁路电容的功能是在本地储存能量，以提供转换所需的能量。
　　本地储存能量必须在较宽的频率范围内可用。低串联电感的非常小的电容用来为高频转换提供快速电流。高频电容能量耗尽之后，较大、较慢的电容继续提供电流。FPGA技术要求三种频率范围内的电容，即高、中、低频率范围。这些频率的跨度为1kHz至500MHz。
　　正确放置对于高频电容（1nF至100nF低电感陶瓷片式电容）非常重要；对于中频电容（10μF至100μF钽电容或陶瓷电容）和低频电容 （》470μF），这种重要性依次降低。之所以与放置有关，原因很简单：从电容引脚到FPGA电源引脚的路径电感必须尽可能低。这意味着该路径必须尽可能短，哪怕要穿过实体接地层或电源层。1英寸实心铜层的电感约为1nH，因此距离极为重要。旁路电容过孔必须直接下行至接地层或VCC层。
　　高频旁路电容，无论是在VCCINT还是VCCIO上，均应安装在相关VCC引脚的1厘米范围内；中频旁路电容则应安装在VCC引脚的3厘米范围内。低频旁路电容可以安装在合理范围内的电路板上任意位置。当然，离FPGA越近越好。
　　较新的FPGA有输入/输出旁路要求，因此以前用于低速或低密度设计的电容类型可能无效。根据所用材料、结构和值的不同，旁路电容在整个频率范围内有不同的串联电抗。通过查看各种系列的数据手册，可以得知某些电容更适合当前所考虑的应用。
　　图3中显示了电容阻抗随频率的变化曲线。阻抗最小值位于电容的自谐振频率；超过此频率后，寄生引线电感在“电容”的电抗特性中占据主导地位。图中，业界标准型X7R单芯片、10nF陶瓷1206片式电容在50MHz时的阻抗为0.2Ω。然而，在500MHz时，该电容的阻抗约为3Ω。当有效阻抗增大，负载无法使用电容所储存的能量时，电容即无效。同时还必须考虑温度范围和老化效应。一些电容在室温时阻抗较低，但在极端温度时则表现不佳。当电容值较大（100nF至330nF）时，Z5U电容在高频时的ESR可能较低。不过，这种电容不宜在10℃以下使用。作为+20%、–80%额定器件，这种电容要求几乎两倍的设计值才能安全使用。选择旁路电容系列时，最好查看电容制造商的数据手册。
　　FPGA 电源设计可能会涉及5A、10A甚至更高的电流在PCB走线中流动。当这种大电流存在并以开关模式（边沿陡峭）随时间变化时，显而易见，噪声、感应电压和电磁辐射（EMI）很可能出现，并可能导致电源工作异常。与配线电感相关的快速开关电流也可能会产生电压瞬变，并导致其它问题。为使电感和接地环路最小，传导高电流的PCB走线应尽可能短。应采用接地层结构或单点接地，使外部元件尽可能靠近DC/DC转换器，以实现最佳效果。使用开口铁芯电感时，必须特别注意这种电感的位置和定位，避免电感通量与敏感的反馈接地路径和COUT配线相交。使用具有可调输出的开关稳压器或控制器时，应将反馈电阻和相关配线置于 IC附近，并远离电感布置配线，尤其是开口铁芯式电感。铁氧体绕轴或铁棒电感具有从绕轴一端经空气到达另一端的磁力线。这些磁力线会在电感磁场范围内的所有导线或PC板铜走线中产生感应电压。铜走线中产生的电压量由以下因素决定：磁场强度、PC铜走线相对于磁场的方向和位置，以及铜走线与电感之间的距离。
　　FPGA 和稳压器的可靠性取决于散热问题。这些器件的温度主要受待机功耗和总功耗、外部容性负载（仅FPGA）、热阻、环境温度以及气流等因素控制。必须有效管理这些因素，使结温（Tj）始终低于制造商规定的最高温度。
　　ADP2114同步降压开关稳压器
　　ADP2114（图4）是一款功能多样的同步降压开关稳压器，可满足各种客户负载点要求。两个PWM通道既可以配置为分别提供2A和2A（或3A/1A）电流的两路独立输出，也可以配置为提供4A电流的单路交错式输出。ADP2114可提供高功效，开关频率最高可达2MHz。在轻负载时，该器件可以设置为脉冲跳跃模式工作，以便提高功效，或者设置为强制PWM模式工作，以便降低电磁干扰（EMI）。ADP2114还具有欠压闭锁（UVLO）、迟滞、软启动和电源正常输出指示等特性；保护特性有输出短路保护和热关断等。可以利用极小电阻和电容对输出电压、电流限制、开关频率、脉冲跳跃工作模式和软启动时间进行外部编程。
　　
　　图3 电容阻抗随频率的变化曲线
　　
　　图4 ADP2114同步降压开关稳压器
　　该器件可用于多个终端市场，例如通信基础设施、工业和仪器仪表、医疗保健以及高端消费电子市场。在这些终端市场的主要应用是分布式电源系统中的负载点稳压器。
　　虽然DC- DC稳压器的功效远高于LDO，但通常认为其噪声太高，无法在不显著降低其它参数性能的情况下，直接为高性能模数转换器供电。模数转换器的噪声至少有两个来源：通过电源纹波直接耦合至转换器中的噪声，以及磁耦合效益引起的噪声。
　　图5所示为一种实验室设置，针对采用低噪声LDO供电和采用开关稳压器ADP2114供电两种情况，比较一个16位、125MSPS模数转换器的性能。评估所用的AD9268可实现非常低的噪声，信噪比（SNR）为 78dB。DC-DC转换器贡献的额外噪声或杂散成分很容易反映在该模数转换器的输出频谱中，因此-152dBm/Hz的低本底噪声使它非常适合评估开关电源。
　　
　　图5 开关电源供电测试
　　我们将ADP2114与低噪声LDO稳压器进行比较。高性能、16位、125MSPS AD转换器AD9268的评估结果表明：采用开关稳压器ADP2114供电与采用低噪声LDO稳压器供电相比，性能未受影响。
　　因此，ADP2114可以为用户提供可配置能力、多样化功能和灵活性，并且具有低噪声特性和高转换效率。同时能够满足各种客户负载点电源要求，性价比高，是 FPGA、ASIC、DSP和微处理器供电的理想选择。ADI公司提供网络工具可方便设计导入，同时提供评估板，有助于实现快速导入。
　　更多详细内容，敬请登陆中电网在线座谈网址：http://seminar.eccn.com
　　问答选编
　　问：印刷电路板中大电流供电，除加宽导电铜箔外，是否需要进一步采取镀锡等措施？
　　答：加镀锡一定程度上可以加大散热面积，但是效果不一定特别明显，最好还是加宽加厚导电铜箔。
　　问：在供电时，如果没考虑上电顺序，对整个系统的运行会有什么影响？
　　答：这个问题要针对系统的各个功能模块对上电的要求，如果系统中的某些电路对上电有严格的顺序，没有考虑到的话，很可能导致系统不工作。
　　问：电源纹波对FPGA性能有何影响？
　　答：工作时期的电源纹波要求、供电系统的压降、电源通路的等效阻抗设计等参数都是用户要特别留意的。建议在做大设计的时候一定要做电源完整性仿真，且要严格满足设计约束。
　　问：在IPTV系统中的FPGA供电电源有什么要求吗？
　　答：IPTV系统中FPGA的电源需求比较复杂，多达三种供电要求：内核电压、I/O电压和辅助电压。为了实现可靠的系统性，必须对这些排序，需要用电压管理芯片。
　　问：I/O 是否可以承受5V电压？
　　答：这个取决于I/O的供电电压。如果数字部分是5V供电，那么就可以。
　　问：ADP2118的输出电感和电容如何选择？它和负载电流、缓升时间有多大关系？
　　答：ADP2118为内部补偿器件，因此对输出电感电容有一定的限制，输出电容一般不能小于47uF，输出电感建议为0.8~3.3uH（针对频率设置为1.4MHz）、1.5~3.3uH（针对频率设置为700kHz）。输出电感电容的选择和负载电流、软启动时间并无太大关系。
　　问：ADP2114的PWM频率是多大？都有什么封装形式的？
　　答：有三种频率可以选择：300kH、600kHz、1.2MHz。封装只有一种，即LFCSP，CP-32-2。
　　问：ADP2114强制 PWM工作是如何降低EMI的？
　　答：ADP2114强制PWM工作时，将使芯片在整个负载范围内始终工作在同一个恒定频率，因此相比较 PFM/PWM自动模式（开关频率会在轻载时自动变化）来说，PWM工作能够降低系统EMI以及系统噪声。
　　问：FPGA电源的斜升时间（ramp-time）有哪些要求？
　　答：为确保供电，核心电压VCCINT校正时间必须在一定范围内。对于一些FPGA，过大的校正时间会产生更长时间的供电电流，由于在变压器启动treashold中VCCINT需要更长时间。开启校正时间长会引起热压力，如果电源向FPGA提供大电流。一些DC/DC变压器提供可调节软启动，允许通过一个外部电容器控制校正时间。校正时间取决于FPGA制造商，典型取值为50ms~100ms。
　　问：FPGA 供电电源的电压功耗如何估计？电源功耗取决于哪些因素？
　　答：可以根据公式：Pd=（Vin-Vout）（IL）+（VIn） （Iground），其中IL是负载电流，根据公式可以看出与输入、输出电压、负载电流、对地电流有关。
　　问：电路如何设计才能得到低纹波、低EMI、低噪声电源？
　　答：首先选择的电源应该是低纹波、低噪声的电源，其次就是布局布线要参考芯片资料给出的建议。