求一款采用PLL技术的合成频率源设计？

　　1 引言
　　频率源是现代射频和微波电子系统的心脏，其性能直接影响整个电子系统的功能，成为非常重要的部件。
　　频率源分为二大类：自激振荡源和合成频率源。常见的自激振荡源有晶体振荡器、腔体振荡器、介质振荡器、压控振荡器、YIG振荡器和波形发生器等。这些频率源的输出频率范围、调谐带宽、近端相噪等各不相同。合成频率源的主要优点是频率稳定度高，尤其是相位噪声低，有的甚至比原子钟的相噪还低，使用灵活、控制方便、性能优越。而缺点是成本高、技术难度大。现代工程设计中对频率源的频率稳定度、精确度、频率范围等技术指标的要求越来越高。要满足现代电子系统的这些要求在很多情况下必须使用频率合成技术。
　　频率合成是指将高精度和高稳定度的标准信号频率通过一系列的算术运算，产生具有相同稳定度和精确度的大量离散频率的技术。
　　锁相式频率源具有频率稳定度高、频谱纯、寄生杂波小及相位噪声低等优点，已被广泛用于各种通信和雷达系统。笔者采用分频锁相频率合成技术设计了1.8 GHz锁相频率源。
　　2 锁相环技术的原理
　　实现频率合成的方法可分为直接合成法与间接合成法。二种频率合成技术的特点见表1。
　　
　　锁相环（PLL）是由鉴相器（PD），环路滤波器（LF）和压控振荡器（VCO）组成的自动相位控制系统。如图1所示。
　　
　　其中鉴相器是相位比较装置，用来比较参考信号Ur（t）与压控振荡器输出信号Uo（t）的相位，产生对应于这两个信号相位差的误差电压Ue（t）。环路滤波器的作用是滤除误差信号Ue（t）中的高频成分及噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受环路滤波器输出电压Uo（t）的控制，使振荡频率向参考频率靠拢，二者的差拍频率越来越低，直至二者的频率相同、保持一个较小的剩余相差为止。下面介绍锁相环工作的大致过程：
　　锁相环路（PLL）和AGC、AFC电路一样，也是一种反馈控制电路。它是一个相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频率的目的，从而实现了对信号的频率漂移进行跟踪。在达到同频率的状态下，两个信号之间的稳定相差亦可做得很小。
　　鉴相器是个相位比较装置。它把输入信号和压控振荡器的输出信号Uo（t）的相位进行比较，产生对应于两个信号相位差的误差电压Ue（t）。环路滤波器的作用是滤除误差电压、Ue（t）中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受环路滤波器输出电压Uo（t）的控制，使振荡频率向参考频率靠拢，二者的差拍频率越来越低，使两者的频率相同、保持一个较小的剩余相差直至消除频差而锁定为止。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差就会一直变化，结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。所以，锁相就是压控振荡器被一个外来基准信号控制，使得压控振荡器输出信号的相位和外来基准信号的相位保持某种特定关系，达到相位同步或相位锁定的目的。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。
　　锁相源设计的技术难点是如何尽量降低相位噪声。下面介绍相位噪声的基本概念和产生的原因，以便采取相应的措施来减少频率源的相位噪声。
　　3 相位噪声的概念及其表征
　　相位噪声一般是指在系统内各种噪声作用下引起的输出信号相位的随机起伏。所谓频率短期稳定度，是指由随机噪声引起的相位起伏或频率起伏。至于因为温度、老化等引起的频率慢漂移，则称之为频率长期稳定度。通常我们主要考虑的是频率短期稳定度问题，频率短期稳定度一般用相位噪声表示。
　　一个理想的正弦波信号可用下式表示：
　　
　　式中，V（t）为信号瞬时幅度，Ao为标称值幅度，fo为标称值频率。此时信号的频谱为一线谱。但是由于任何一个信号源都存在着各种不同的噪声，每种噪声分量各不相同，使得实际的输出成为：
　　
　　在研究相位噪声的测量时，由于考虑到振荡器的幅度噪声调制功率远小于相位噪声调制功率，所以，|ε（t）|＜＜Ao，通常可以将ε（t）忽略不计，而主要是对j（t）进行测量，故可以得到：
　　
　　对j（t）的测量，可以用各种类型的谱密度来表示。显然此时的相位起伏为△j（t），频率起伏为△f（t）=［dj（t）/dt］/2π。常用的相对频率起伏函数为：
　　
　　由于相位噪声j（t）的存在，使频率源的频率不稳定。这种不稳定度也常用时域阿仑方差σ2y（2，t，t）及频域相对单边带功率谱（简称功率谱）XXXX表征。
　　它们的定义为：
　　
　　式中：XXXXX为为测量采样时间XXX的相邻二次测量测得的频率平均值。
　　
　　式中：PSSB（f）为一个相位噪声调制边带在频率为f处的功率谱密度，P0为载波功率。
　　4 系统各组成部件相位噪声分析
　　锁相环频率合成器主要由倍频器、放大器、分频器、混频器、鉴相器、振荡器等基本电路组成，还包括辅助捕获电路、跳频控制电路和电子开关等，它们都会不同程度地对频率合成器引入噪声。
　　4.1 振荡器
　　振荡器的噪声主要决定于谐振电路的有载Q1值、谐振电路噪声以及振荡器件本身的噪声。振荡器噪声主要由4部分组成：
　　（1）由闪烁噪声调频产生的相位噪声。
　　（2）由散弹噪声和热噪声调频产生的相位噪声。
　　（3）由闪烁噪声调相产生的相位噪声。
　　（4）由散弹噪声和热噪声调相产生的相位噪声即白噪声。
　　VCO相位噪声与晶体振荡器相比有两点不同：其一VCO谐振回路Q值低，VCO工作频带越宽，Q值越低；其二VCO谐振回路存在变容二极管，它具有与振荡器件一样的噪声。此外，VCO相位噪声还与压控调谐灵敏度成正比关系。
　　由于谐振回路Q值低，因此宽带调谐VCO近端相噪较差，比没有电压控制电抗电路的振荡器高出20 dB～40 dB。但由于VCO输出信号功率比晶体振荡器大，VCO远端相位噪声反而比晶体振荡器倍频后相位噪声低。
　　4.2 外部噪声
　　N倍频后，外部噪声将提高20lgNdB，折算到器件输入端的内部噪声也将提高20lgNdB。因此倍频器设计时应注意降低其内部噪声。
　　4.3 分频器
　　当信号通过分频器时，输入端的噪声通常要减小20lgNdB，如果分频系数很高或输入信号相位噪声极低则最低限度的噪声决定于分频器噪声以及接在分频器后的有源电路的噪声。
　　5 锁相源的具体设计和实现
　　该频率源设计中，分频鉴相器选用美国ADI公司的ADF4118；压控振荡器VCO选用M/A-COM公司的ML08l100-01850；环路滤波器采用三阶RC低通滤波电路组成，其电路原理如图2所示。
　　
　　锁相源设计中的关键是环路滤波器的设计。最简单、最廉价的低通滤波器就是基本的RC低通滤波器。这种滤波器没有精确的截止频率，典型的下降斜率是6 dB/lO倍频程，因此电路的-3 dB点应设计成接近电流信号的基频。较好解决方法是用一个三阶RC滤波器，其原理如图3。
　　
　　当锁相环的环路滤波器通频带较窄且捕捉带也较窄时，利用锁相环良好的跟踪特性，可实现高频率输入信号的窄带滤波；可在几十赫兹的频率上实现几十赫兹甚至几兆赫兹的滤波，从而将混入输入信号中的噪声和干扰滤掉，这是其他滤波器难以做到的。
　　6 测试数据
　　该锁相源设计成功后笔者对其进行了测试，输出频率1 835 MHz，输出功率-4.2 dBm，相位噪声的测试结果如表2。
　　
　　由表2数据可得在输入频率为1 835 MHz时，输出功率为-4.2 dBm，相位噪声为-75 dBc/KHz，杂散抑制为-85 dBc，完全符合预期设计的技术指标。
　　7 结束语
　　针对移动通信基站和直放站射频子系统对本振源的要求设计了该频率源。根据实验结果可以看出，使用ADI公司的锁相环（ADF4118）得到的锁相源与相关资料介绍的使用飞思卡尔公司MCl45系列锁相环的锁相源相比，在1 835 MHz频率点上相噪要好10 dB“20 dB、同时用在移频模块中相应相噪要好10 dB”20 dB。
　　该设计的成功进一步验证锁相频率源具有频率稳定度高、频谱纯、寄生杂波小及相位噪声低等优点，该方法设计简单、可靠性高、抗干扰性强。