完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
减小电磁干扰的印刷电路板设计原则
印刷电路板PCB 的一般布局原则在一些相对难懂的文件中得到总结一些原则是特殊适用于微控制器的然而这些原则却被试图应用到所有的现代CMOS 集成电路上这个文件覆盖了大部分已知和已经发表的使用在低噪声无屏蔽环境的布局技术研究是针对两层板的假设最大可接受的噪声水平为30dB或更大比FCC 第15 部分更严格这个噪声水平看起来是欧洲和美国汽车市场能接受的噪声上限这个文件并不总是解释给出技术中的为什么因为它的意图只是作为参考文件而不是作为辅助教育文件要提醒读者的是即使在原先的设计中并没有使用一种给定的技术而电路仍然具有可以接受的性能并不代表这种技术没有用处随着时间的推移集成电路芯片的速度和集成度也在提高每一种隔离和减小噪声的方法都会得到使用1 背 景1 1 射频源要讨论的设计原则与微控制器产生的射频RF 噪声相关这个噪声产生于芯片内部并通过许多不同的可能方式耦合到外部在所有的输出输入电源和地端同时存在潜在的微控制器的每个引脚都可能有问题最大的问题是来自集成电路IC 输入和输出引脚I/O 的噪声因为由电路板上的线路所覆盖的区域组成了一个大天线这些引脚也同时连接到内部和外部的线缆这些噪声产生于集成电路内部的时钟切换在静态输出上表现为短时脉冲波形干扰短时脉冲波形干扰是由输出引脚和时钟驱动器的共模阻抗引起的即提供电源和地的所有引脚大部分芯片的同步特性使得所有电流切换事件同时发生从而产生包含射频能量的大的噪声尖峰第二大射频源是电源供应系统它包括电源稳压器及其稳压器和微控制器端的旁路电容这些电路是系统中所有射频能量的源头为芯片内的时序电路提供需要的切换电流第三个射频源是上下振荡的振荡器电路除了基频因为输出缓冲是数字的将正弦波转化成方波时会在输出侧产生谐波内部运行产生的任何噪声比如时钟缓冲都会在输出端显示出来如果在晶振及其振荡回路与印刷电路板上的其他元器件和线路进行适当的隔离且环形面积保持较小这个噪声源就不会有问题但可以看出如果集成电路或无源元器件例如VBtt 的串联电感放置在晶振的附近晶振的谐波就会耦合并传播本应用报告的主要焦点放在上述的第一和第二个噪声源处理第三噪声源的方法也有阐明而且包括了电路板分区平面布置和屏蔽的重要信息1 2 表面贴装芯片和通孔元器件表面贴装芯片SMD 因为感抗较小和元器件放置较近在处理射频能量时比引线芯片更好后者通过减小表面贴装芯片的物理尺寸是可能的这对最需要噪声控制元器件的两层板的设计是关键的通常引线电容在约80MHz 时都会产生自振荡由容性变为感性因为高于80MHz 的噪声要受到控制如果设计中仅采用通孔元器件就要考虑许多严重的问题
举报
bjhanbin
太好了,要是多有两个详细电路例子就更好了
jintian513
贾法谦
0755
张祥
huangwei
偏移量
honey兔兔金
Daktm
elecfansdenglu
纯黑色木头
840715
不说
icebreakerNK
只有小组成员才能发言,加入小组>>
4608个成员聚集在这个小组
17626.6标准中关于CDN的疑问?以及实际钳注入测试中是否需要对AE和EUT同时接CDN?
6888 浏览 1 评论
电磁兼容58问,你能答对几道?
3587 浏览 2 评论
六个层次详解:电磁兼容分层与综合设计法
10353 浏览 1 评论
资深工程师剖析:先分析再设计两步走,攻破设备EMI问题
3875 浏览 4 评论
EMC设计方法论:电磁兼容分层与综合设计
3585 浏览 0 评论
PICE SWITCH芯片
781浏览 0评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-4 01:42 , Processed in 1.776048 second(s), Total 90, Slave 76 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com