减小电磁干扰的印刷电路板设计原则

0

减小电磁干扰的印刷电路板设计原则

印刷电路板PCB 的一般布局原则在一些相对难懂的文件中得到总结
一些原则是特殊适用于微控制器的然而这些原则却被试图应用到所有的现代
CMOS 集成电路上这个文件覆盖了大部分已知和已经发表的使用在低噪声无屏
蔽环境的布局技术研究是针对两层板的假设最大可接受的噪声水平为30dB
或更大比FCC 第15 部分更严格这个噪声水平看起来是欧洲和美国汽车市场
能接受的噪声上限
这个文件并不总是解释给出技术中的为什么因为它的意图只是作为参考
文件而不是作为辅助教育文件要提醒读者的是即使在原先的设计中并没有使
用一种给定的技术而电路仍然具有可以接受的性能并不代表这种技术没有用
处随着时间的推移集成电路芯片的速度和集成度也在提高每一种隔离和减
小噪声的方法都会得到使用
1 背 景
1 1 射频源
要讨论的设计原则与微控制器产生的射频RF 噪声相关这个噪声产生
于芯片内部并通过许多不同的可能方式耦合到外部在所有的输出输入电源
和地端同时存在潜在的微控制器的每个引脚都可能有问题
最大的问题是来自集成电路IC 输入和输出引脚I/O 的噪声因为由
电路板上的线路所覆盖的区域组成了一个大天线这些引脚也同时连接到内部和
外部的线缆这些噪声产生于集成电路内部的时钟切换在静态输出上表现为短
时脉冲波形干扰短时脉冲波形干扰是由输出引脚和时钟驱动器的共模阻抗引起
的即提供电源和地的所有引脚大部分芯片的同步特性使得所有电流切换事件
同时发生从而产生包含射频能量的大的噪声尖峰
第二大射频源是电源供应系统它包括电源稳压器及其稳压器和微控制器
端的旁路电容这些电路是系统中所有射频能量的源头为芯片内的时序电路提
供需要的切换电流
第三个射频源是上下振荡的振荡器电路除了基频因为输出缓冲是数字
的将正弦波转化成方波时会在输出侧产生谐波内部运行产生的任何噪声比
如时钟缓冲都会在输出端显示出来如果在晶振及其振荡回路与印刷电路板上
的其他元器件和线路进行适当的隔离且环形面积保持较小这个噪声源就不会
有问题但可以看出如果集成电路或无源元器件例如VBtt 的串联电感放
置在晶振的附近晶振的谐波就会耦合并传播
本应用报告的主要焦点放在上述的第一和第二个噪声源处理第三噪声源
的方法也有阐明而且包括了电路板分区平面布置和屏蔽的重要信息
1 2 表面贴装芯片和通孔元器件
表面贴装芯片SMD 因为感抗较小和元器件放置较近在处理射频能量
时比引线芯片更好后者通过减小表面贴装芯片的物理尺寸是可能的这对最需
要噪声控制元器件的两层板的设计是关键的通常引线电容在约80MHz 时都
会产生自振荡由容性变为感性因为高于80MHz 的噪声要受到控制如果设
计中仅采用通孔元器件就要考虑许多严重的问题

tbE35Nd6.pdf (438.76 KB, 下载次数: 116 )

0