请问DSP工程师如何有效避免电路噪音和EMI缺陷？

　　在任何高速数字电路设计中，处理噪音和电磁干扰（EMI）都是必然的挑战。处理音视讯和通讯讯号的数字讯号处理（DSP）系统特别容易遭受这些干扰，设计时应该及早理清潜在的噪音和干扰源，并及早采取措施将这些干扰降到最小。良好的规划将减少除错阶段中的大量时间和工作反复，可节省整体设计时间和成本。
　　如今，最快的DSP的内部频率速率高达数GHz，而发射和接收讯号的频率高达数百 MHz。这些高速开关讯号将会产生大量的噪音和干扰，将影响系统性能并产生电平很高的EMI。而DSP系统也变得更加复杂，如具有音视讯接口、LCD和无线通讯功能，以太网络和USB控制器、电源、振荡器、驱动控制以及其它各种电路，它们都将产生噪音，也都会受到相邻组件的影响。音视讯系统中特别容易产生这些问题，因为噪音会引起微妙的性能衰减，但这几乎不会显露在离散的数据之中。
　　重点是要从设计开始就着手解决噪音和干扰问题。许多设计第一次都没有通过联邦通讯委员会（FCC）的电磁兼容测试。如果在早期设计中，在低噪音和低干扰设计方法上花费一些时间，就会减少后续阶段的重新设计成本和产品上市时间的延迟。因此，从设计一开始，开发工程师就应该着眼于：
　　1、选用在动态负载条件下具有低开关噪音的电源；
　　2、将高速讯号线间的串扰降到最小；
　　3、高频和低频退耦；
　　4、具有最小传输线效应的优良讯号完整性；
　　如果实现了这些目标，开发工程师就能有效避免噪音和EMI方面的缺陷。
　　噪音的影响及控制
　　对于高速DSP而言，降低噪音是最重要的设计准则之一。来自任何噪声源的过大噪音，都会导致随机逻辑和锁相环（PLL）失效，降低可靠性。还会导致影响FCC认证测试的辐射干扰。此外，除错一个噪音很大的系统是极端困难的；因此，要消除噪音──若能彻底消除的话──将要求在电路板设计中花费大量心血。
　　在音视讯系统中，即便是比较小的干扰，也会对最终产品的性能产生显著影响。例如，音讯撷取和播放系统中，性能将取决于所用音讯编译码的质量、电源噪音、PCB布线质量、相邻电路间的串扰大小等。而且，采样频率的稳定度要求也非常高，以避免出现不希望的杂音，如在播放和撷取时的‘砰砰’声和‘喀嚓’声。
　　在视讯系统中，主要的挑战是消除色彩失真、60Hz‘嗡嗡’声以及音讯敲击声。这些对高质量视讯的系统都是有害的，例如安全监控方面的应用。实际上，上述这些问题通常都与视讯电路板的设计不良有关，包括：电源噪音传到视讯的DAC输出上；音讯播放引起电源瞬变；音讯讯号耦合到高阻抗的视讯电路讯号在线。
　　这些典型的视讯问题源包括：同步和画素频率的过冲和欠冲；影响色彩的编译码和画素频率抖动；缺少端接电阻的影像失真；音视讯隔离较差引起的闪烁。
　　音视讯应用容易产生的噪音干扰问题，对于所有要求具有很低误码率的通讯系统来说也是常见的。在通讯系统中，辐射不仅仅产生EMI问题，还会阻塞其它的通讯讯息信道，引起伪讯息信道检测。采用适当的电路板设计、屏蔽技术以及RF和混合的模拟/数字讯号的隔离等技术，就可以解决这些挑战。
　　在高速DSP系统中有许多潜在的开关噪声源，包括：讯号线间的串扰；传输线效应引起的反射；退耦电容不合适引起的电压降低；高电感的电源线，振荡器和锁相环电路；开关电源；线形调整器不稳定性所引起的大容性负载；磁盘驱动器。
　　这些问题由电耦合和磁耦合共同产生。电耦合的产生是由于相邻讯号和电路的寄生电容和互感所引起，而磁耦合的形成是由于相邻的讯号线形成辐射天线所导致。如果辐射干扰足够强的话，将会导致能够摧毁其它系统的EMI问题。
　　当高速DSP系统中的噪音无法根本消除时，则应该将其减到最小。电子零组件内部都有噪音，故仔细选择组件特性，并选用适当的组件至关重要。除了正确选择组件外，还有两种通用的技术，即PCB布线和回路退耦可协助控制系统噪音。一个优秀的PCB布线将降低噪音通道产生的可能性。另外，还减少了能够传播到印刷线和电流回路上的辐射，退耦可避免相邻电路产生的噪音影响。最好的方法是从源头上滤除噪音，不过也可以使相邻的电路对噪音不感应或消除噪音的耦合通道。以下将讨论几种可解决由系统噪音和EMI引发之常见问题的技术。
　　保持最短的电流回路
　　低速讯号电流沿阻抗最小，即最短的路径返回源端。而高速讯号则是沿电感最小的路径返回：这样的最小的回路面积位于讯号线下方，如图1所示。
　　
　　图１：高速讯号与低速讯号电流的比较
　　因此，高速讯号设计目标之一就是为讯号电流提供最小的电感回路。这可以利用电源平面和地平面来实现。电源平面透过形成自然的高频退耦电容将寄生电感降到最小。而地平面形成一个屏蔽面，即众所周知的镜像平面，能够提供最短的电流回路。
　　一种有效的PCB布线方法就是将电源平面和地平面靠在一起。这样形成了高平面电容和低阻抗，有利于降低噪音和辐射。为了屏蔽，最好的选择是：关键讯号最好布到靠近地平面一边，而其余的则应靠近电源平面一侧。
　　在高速视讯系统中，保持回路短的目的意味着视讯地不能被隔离。而必须被隔离的音讯地，绝不能在数据输入点处短接到数字地上，如图2所示。
　　
　　图2：电源退耦
　　为PLL供电时，电源隔离是非常重要的，因为PLL对噪音非常敏感，且对于稳定系统来说，要求抖动非常低。你还必须选择模拟或数字PLL，模拟PLL对噪音的敏感度比数位PLL低。
　　如图3所示，具有低截至频率的Π型滤波器经常被用来隔离PLL与系统中的其它高速电路。一个较好的办法是利用一个低压差（LDO）电压调整器来独立产生PLL的电源电压，如图4所示。该方法虽增加了成本，但确保了低噪音和优异的PLL性能。
　　
　　图3：PLL电源隔离
　　
　　图4：串扰及传输线效应
　　讯号间的干扰，即串扰，可透过电磁辐射在印刷线间传播。这也可能由电源和地平面上的无用讯号以电气形式产生。串扰与印刷线间距的平方成反比。因此，为了将串扰减到最小，单端讯号的布线间距应至少是印刷线宽度的2倍。对于像以太网络和 USB这类差分讯号，印刷线间距需与印刷线宽度相同，目的是能匹配差分阻抗。关键讯号可用地和电源平面屏蔽，或在改板时增加与讯号平行的地线。
　　有些讯号还会产生引起串扰的高频谐波。由于辐射的能量正比于讯号的上升和下降时间，较慢的上升或下降时间引起的干扰将较小。图6为视讯干扰的实例，这些干扰可能由内部频率辐射引起。在北美地区第二频道中，18.432MHz音讯频率的三次谐波，将产生如图中左侧所示的干扰。透过在音讯频率印刷在线增加一个串联电阻来放慢频率的上升和下降时间可减少干扰，其结果如图5右侧所示。不过，设计师需要了解定时裕度，以便将上升和下降沿降低到系统所允许的限度内。
　　
　　图5：解决音视讯串扰
　　与串扰相关的是传输线效应，这种效应在高速印刷线变成产生辐射干扰的发射器时产生。通常，当讯号的上升时间小于传播延迟的2倍时，印刷线才发射讯号。这暗示为了减少传播延迟，印刷线的长度应尽可能短。另一个是合理的讯号端接将减慢讯号的上升时间，将反射引起的过冲和欠冲减到最小。图6显示了如何利用平行端接来校正电平并将传输线效应减到最小。
　　
　　图6：利用端接将传输线效应减到最小
　　设计师可能会质疑，既然芯片内部已经整合了电阻，在外部端接负载电阻是否还有其重要性。实际上，除了控制传输线效应外，外部电阻还可以实现讯号完整性的精密调整。DSP无法与电路板阻抗完全匹配，因此端接负载可以减少源电流，以及上升和下降时间。
　　与外部端接负载电阻一样，外部的上拉和下拉电阻也非常重要。对于无连接的接脚来说，虽然内部的上拉和下拉电阻是足够的，但高速开关噪音能够传过来，并会误触发连接端上的内部逻辑。
　　控制EMI
　　能够辐射到系统外的辐射被认为是EMI，这可能使设计无法通过FCC认证。有两种可能的辐射：一种是发射源是一条直线型的讯号印刷线，或电缆的共模辐射，另一种是其讯号和回路构成一个大电流回路的差分模式辐射。共模辐射随着频率的升高而降低，而差分模式辐射则随着频率的升高而增强，直到其饱和点。这两种模式的辐射如图7和8所示。
　　如何处理EMI取决于辐射源。对于共模辐射，当EMI来自外部电缆时（如图8所示），可在电缆上加一个扼流圈。如果导致EMI的是内部传输线，则通常用端接负载方式，不过在讯号印刷线间加入一条地线也有助于减少辐射。另一种可能方案是将讯号的印刷线长度减短至小于讯号波长（或讯号频率的倒数）的1/20。例如，为了避免传输辐射，500MHz的印刷线应该短于1.18英吋。
　　
　　图7：共模辐射
　　对于差分模式辐射，所辐射的能量是电流、回路面积和频率的函数。减少辐射的方法包括：端接负载来降低源电流，用合适的电流通道来提供可减少回路面积的回路，或者降低频率。
　　在计算退耦电阻时，还应考虑动态电流。高速电流可能随时变化，这种瞬变也会引起辐射。此外，改变电容的值时要防止自谐振限制频率范围。PCB分层是一个好方案，因为电源层对高频形成自然的退耦，而地层则提供最短的回路。把高速讯号隔离起来，并使其远离其它讯号。如果可能的话，不要把地层隔开。尽管噪音和辐射是由系统设计中的复杂的无用功能引起的，但透过上述的一些简单方法还是可以控制的。
　　
　　图8：差模辐射
　　本文小结
　　高速的DSP视讯系统中有许多潜在的噪音和辐射源，它们可以扰乱系统的工作，或者使设计无法通过FCC的认证。所幸的是，对噪音和辐射的规划和掌握可协助系统设计师将这些问题减到最小。早期的努力将节省大量的除错工作和后期的麻烦。 PCB布局和回路退耦是设计师可以限制系统噪音和EMI的两种常用技术。具备了这些技术，DSP视讯设计师就能有效地解决系统的噪音和辐射。
　　（mbbeetchina）