NAND FLASH怎么驱动？NAND FALSH的原理及应用能否帮忙解答

1431 FPGA NAND Nand flash

问答对人有帮助，内容完整，我也想知道答案 0 基于NIOS II 软核的NAND FLASH的驱动方法是什么？ 0
2021-3-5 07:43:18　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × HengDu 该类别下有 16 个回答。邀请回答 heks 该类别下有 16 个回答。邀请回答 ChristineGu 该类别下有 16 个回答。邀请回答 nhonglan 该类别下有 15 个回答。邀请回答 yonglanzhang 该类别下有 15 个回答。邀请回答 dfasda 该类别下有 15 个回答。邀请回答杀狼000 该类别下有 14 个回答。邀请回答 wenminglang 该类别下有 14 个回答。邀请回答 C880U 该类别下有 14 个回答。邀请回答 jhdfvs 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 muwersddg 该类别下有 14 个回答。邀请回答 kszdj113 该类别下有 13 个回答。邀请回答飞雪9366 该类别下有 13 个回答。邀请回答 billbian 该类别下有 13 个回答。邀请回答 a732538 该类别下有 13 个回答。邀请回答 hrtuoyu 该类别下有 13 个回答。邀请回答 hfgdzc 该类别下有 13 个回答。邀请回答 thyysbk 该类别下有 13 个回答。邀请回答凡人wlj 该类别下有 13 个回答。邀请回答举报向婧宇相关推荐 • 浅析U-Boot NAND FLASH驱动 2163 • DM8127的NAND FLASH是否最大支持512MB的FLASH？DM8127的NAND FLASH接8位的NAND FLASH是不是有不确定的问题出现？ 2799 • NAND FLASH读取数据是反的 1581 • 什么是NAND Flash？如何去使用NAND Flash控制器？ 2099 • 能否列出dm8148 EZSDK，同时还要支持nand flash引导系统？ 1822 • U-Boot NAND FLASH移植 2778 • am335x evm外接两个8位的nand flash 2936 • 请问1808最大支持多大的NAND FLASH? 2431 • 请问nand flash和nor flash的区别是什么？ 2426 • 基于FPGA的大容量NAND FALSH应用 1864 1个回答

答案对人有帮助，有参考价值 0 NAND FLASH被广泛应用于电子系统中作为数据存储。在各种高端电子系统中现场可编程门阵列（FPGA）已被广泛应用。FPGA灵活的硬件逻辑能实现对NAND FLASH的读写操作。本文中阐述了一种基于NIOS II 软核的NAND FLASH的驱动方法。 2. VDNF2T16VP193EE4V25简介欧比特公司的VDNF2T16VP193EE4V25是一款容量为2Tb、位宽为16位的NAND FLASH，其内部由8片基片拓扑而成，其拓扑结构如下：图1 VD1D8G08VS66EE8T7B拓扑结构其主要特性如下：  总容量2Tb；  位宽：16位；  SLC；  兼容ONFI2.2；  封装：PGA193；  电源：+3.3V（VCC）、+1.8V(VCCQ)。 3. VDNF2T16VP193EE4V25的控制器设计大容量NAND FLASH控制器设计包括一个IP核设计。其基于NIOS II 的AVALON总线。AVALON总线能兼容大部分存储器接口，IP核将AVALON总线时序转接至NAND FLASH，从而对NAND FLASH进行读写操作。 IP逻辑主要有片选信号产生、ALE、CLE、RE、WE等控制信号的转接。其中RE、WE信号可采用AVALON总线的RE、WE信号；CLE、ALE采用总线地址的低2位进行控制；片选数量较多可依据AVALON总线的byteen信号进行译码产生。图2 控制器功能框图 //写信号 assign nand_wr_n = {avalon_wr_n,avalon_wr_n,avalon_wr_n,avalon_wr_n}; //读信号 assign nand_rd_n = {avalon_rd_n,avalon_rd_n,avalon_rd_n,avalon_rd_n}; //ALE信号，采用地址0 assign nand_ale = {avalon_add[0],avalon_add[0]}; //CLE信号，采用地址1 assign nand_cle = {avalon_add[1],avalon_add[1]}; //片选信号 assign nand_cs_n[0] = temcs[0]\|avalon_byteen_n[0]; assign nand_cs_n[1] = temcs[0]\|avalon_byteen_n[1]; …… IP核设计完成后采用QSYS进行硬件平台搭建，QSYS系统软核对外引出信号有EPCS、UART、NAND FLASH接口，在Quartus II建立原理图块进行编译产生硬件信息。采用Nios II Software Build Tools for Eclipse 对QSYS进行软件编程可实现对NAND FLASH的驱动。 //NAND FLASH数据寄存器地址定义 #define NandFlashDataReg0 (VDNF2T16_V1_0_BASE) //NAND FLASH ALE寄存器地址定义 #define NandFlashAddReg0 (VDNF2T16_V1_0_BASE+4) //NAND FLASH CLE寄存器地址定义 #define NandFlashCmdReg0 (VDNF2T16_V1_0_BASE+8) …… 以下为读取ID及坏块的信息： **************************************************************** The cs=0 NAND_FLASH's ID is Right ,The ID is=0x2c881a7a9000 ******************************************************************* This cs=0 FLASH's Bank=0 have 5 BadBlocks: The num=0 Bank LUN1's num=90 is BadBlock. The num=0 Bank LUN1's num=91 is BadBlock. The num=0 Bank LUN1's num=1738 is BadBlock. The num=0 Bank LUN2's num=90 is BadBlock. The num=0 Bank LUN2's num=91 is BadBlock. The Number of Bank's Valid Block is Right. …… 4. 结论** 本文阐述了一种通过FPGA实现对欧比特公司的大容量NAND FLASH芯片VDNF2T16VP193EE4V25的操作方法。设计中采用ALTERA公司FPGA芯片，利用自建IP搭建硬件平台实现NAND FLASH的驱动。该设计也可移植到其他FPGA上，可以很好地应用在各嵌入式电子系统中。

2021-3-5 19:28:41 评论举报高博