调试速度高达几个Gb每秒的连接时所面临的挑战

　现代专用集成电路（ASIC）中的串行器与解串器（SERDES）与现场可编程门阵列（FPGA）通常能够获得损耗最多30dB的优异的跨信道连接性能。更长或损耗更大的信道通常需要重定时器或中继器等信号调节器的帮助。这些器件能够补偿长信道的影响，为系统提供驱动额外距离的必要能力。
　　中继器或重定时器的一项主要功能是补偿信道的插入损耗。这一功能可以分解为接收均衡和发送均衡。接收均衡电路通常由连续时间线性均衡器（CTLE）组成，偶尔由判决反馈均衡器（DFE）组成。去加重或有限脉冲响应滤波器（FIR）是发送均衡电路的通常选项。接收均衡电路为长信道进行放大信号，补偿频率相关的损耗。发送均衡电路会调整发射信号的形状，使信号在经过信道减弱后更容易恢复。
　　对于接收均衡和发送均衡而言，施加适量均衡非常重要。施加的均衡太小（均衡不足）会使信号无法完全恢复。但施加过多均衡（均衡过度）也会出现问题，因为过度均衡波形会干扰接收器恢复数据的能力。
　　图1为眼图的两个例子。一个眼图为信道进行了合适的调整（左图），而另一个眼图则显示了过度均衡的信号（右图）。
　　
　　图1：调整适当眼图与过度均衡眼图
　　两幅眼图在0V交汇处差异最大。右侧过度均衡的眼图显示上升沿和下降沿均有分离。这一现象通常称为“双条带”。双条带会干扰接收器正常探测频率或与输入数据保持正确相位关系的能力。
　　使用示波器的抖动分解功能，可以在图2中看到过度均衡的眼图是如何显示双峰抖动内容的。换而言之，抖动分布在两个频率上，平均值为数据速率，而非实际数据速率本身。进一步的测试表明，这一双峰抖动分布与数据相关抖动有关，会受均衡器所施加均衡量的直接影响。
　　
　　图2：调整适当与过度均衡眼图的抖动分解
　　过度均衡会有多种体现方式；图3为更经典的例子。左侧为适当均衡的眼图。右侧过度均衡的眼图显示出双条带眼图沿和位元转换的幅度过大。在这种情况下，位元转换的过大幅度会导致与系统规格发生逻辑高和逻辑低电平相容性的匹配问题。还要注意抖动轮廓之间的差异。
　　
　　图3：过度均衡的另一种体现方式——过冲双条带
　　在为了获得最佳性能而调整和优化连接时，记住水平和垂直方向的眼图。很容易会将其中一个最大化，但是一定要避免过度均衡信号，否则会增大误码率。