完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
串行端接
实际上，因为阻抗会随频率动态变化，难以达到阻抗匹配，所以缓冲器输出端可以省去电阻（R）。 优势： 低功耗解决方案（没有对地的吸电流） 很容易计算R的值 R （Z0 – ZOUT）。 弱点： 上升/下降时间受RC电路的影响，增加抖动 只对低频信号有效 备注： CMOS驱动器 不适合高频时钟CMOS drivers信号 适合低频时钟信号和非常短的走线 |
|
|
|
|
|
下拉电阻
CMOS 优势：非常简单（R = Z0） 弱点：高功耗 备注：不推荐 LVPECL 优势： 简单的3电阻解决方案。 就节能而言稍好一点，相对于4电阻端接来说节省一个电阻。 备注：推荐。端接电阻尽可能靠近PECL接收器放置。 |
|
|
|
|
|
交流端接
CMOS 优势：没有直流功耗。 备注：为避免较高功耗，C应该很小，但也不能太小而导致吸电流。 LVPECL 优势：交流耦合允许调整偏置电压。避免电路两端之间的能量流动。 弱点：交流耦合只推荐用于平衡信号（50%占空比的时钟信号）。 备注：交流耦合电容的ESR值和容值应该很低。 |
|
|
|
|
|
电阻桥
CMOS 优势：功耗实现合理的权衡取舍。 弱点：单端时钟用两个器件。 LVPECL 弱点：差分输出逻辑用4个外部器件。 备注：3.3V LVPECL驱动器广泛应用端接。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
960 浏览 1 评论
1106 浏览 1 评论
12524 浏览 0 评论
5938 浏览 3 评论
17729 浏览 6 评论
1030浏览 1评论
1030浏览 1评论
961浏览 1评论
4900浏览 1评论
1107浏览 1评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
875
评论
淘帖
1809
