完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
8个回答
|
|
就像很多其他半导体器件一样,高速模数转换器(ADC)并 不能始终像我们期望那样完美运行。它们存在一些固有限 制,使其偶尔会产生超出正常功能的罕见转换错误。然 而,像测试和测量设备等很多实际采样系统不容许存在高 ADC转换误码率。因此,量化高速模数转换误码率(CER) 的频率和幅度非常重要,这样工程师才能设计出具有合适 预期性能的系统。
高速或GSPS ADC(每秒千兆采样ADC)相对稀疏出现的转换 错误不仅造成其难以检测,而且还使测量过程非常耗时。 该持续时间通常超出毫秒范围,达到几小时、几天、几周 甚至是几个月。为了帮助消减这一耗时测试负担,我们可 以在一定“置信度”的确定性情况下估算误码率,而仍然保 持结果的质量。 |
|
|
|
比特误码率(BER)与转换误码率(CER)
与串行或并行数字数据传输中比特误码率的数字等效值类 似,转换误码率是转换错误数与样本总数之比。但是, BER和CER之间有一些截然不同之处。数字数据流中的 BER测试采用长伪随机序列,该序列可于发送器中在传输 两端使用常用种子值来启动。接收器预期将收到理想的传 输。通过观察接收数据与理想数据的差异,便可精确计算 出BER。两端之间伪随机序列数据中的失配(基于种子值) 即视为比特错误。 与CER不同,误差测定不像纯数字比较那么简单。由于 ADC转换过程中始终具有小的非线性,另外还存在系统噪 声和抖动,因此并非总是能确定预期数据和实际数据之间 的确切差异。相反,需要建立误差阈值,用于确定转换错 误和具有容许预期噪声的样本之间的界限。这与数字BER 不同,并不会对发送和接收的预期数据进行确切比较。相 反,首先必须量化样本的误差幅度,然后再确定是转换错 误,还是在转换器和系统的预期非线性范围内。 ADC后端数字接口的误码率必须低于转换器的内核CER, 因此无法忽视。如果并非如此,那么数据输出传输误差将 覆盖CER并成为主要误差来源。系统设计人员实际并不关 心误差来自ADC的哪一部分,但是,出于讨论目的,我们 将仅关注ADC转换误码率。 |
|
|
|
测量与仿真
在选择具有较低CER的ADC时,系统工程师应该能够区分列 出的实际可测规格与仅基于设计仿真例子的规格。例如, 1 GSPS ADC在置信度为95%且无错误条件下CER为1e-18的表 述要么必须仅基于电路仿真,要么必须进行近一个世纪长 的连续测量。要将1e-18的CER精确到95% CL,即使使用相 对较快的1 GSPS ADC且采样速率为1 ns,也将消耗29.96亿秒 (2.996 × 1e18 × 1ns),约95年。您希望自己的系统ADC转换 误码率单独通过仿真的外推评估,还是根据实验室中实际 测量的结果进行指定? |
|
|
|
与数字比特误码测试概念不同,即便是GSPS ADC转换误码 率测试,也需要很长时间才能得到精确测量结果。需要将 CER测试的置信度设为小于100%,因为无法无限期地进行 测量。ADC采样必须与阈值进行比较,然后才能确定其作 为真正转换误差的重要性。实时测试系统会比较相邻样 本,以获取超出阈值的严重偏离。
典型转换器架构可实现一些系统可接受的测量转换误码 率,新的设计和错误检测算法正推动限值实现更佳的性 能。ADI的12位2.5 GSPS ADC AD9625分级比较型流水线内 核使用专有技术检测流水线处理前期的ADC转换错误,然 后处理和纠正后期的错误。这在12位GSPS ADC上实现了优 于1e-15、CL为95%的行业一流测量CER。 |
|
|
|
只有小组成员才能发言,加入小组>>
924 浏览 1 评论
1083 浏览 1 评论
12505 浏览 0 评论
5922 浏览 3 评论
17714 浏览 6 评论
1020浏览 1评论
1012浏览 1评论
928浏览 1评论
4664浏览 1评论
1084浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-20 05:40 , Processed in 0.985877 second(s), Total 94, Slave 76 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号