[问答]

有偿求1/100秒计时控制器设计，要求用Verilog语言

5644 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 具体要求如下： (1) 计时精度为 1/100s，最长计时时间为 24h； (2) 用8个数码管显示计时长度； (3) 通过按键来设置计时时间，计时时间设置好之后，按启动键开始计时； (4) 具有异步复位功能，在任何情况下，按一下复位键，计时器就清零；当计时时间到时，控制器发出声光提醒信号，可通过按键来清除该声光信号。 0
2020-12-17 19:44:52　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × zj1373534355 该类别下有 9 个回答。邀请回答 845414442 该类别下有 8 个回答。邀请回答焚心劫该类别下有 7 个回答。邀请回答寒艾锋该类别下有 7 个回答。邀请回答 csz9981 该类别下有 7 个回答。邀请回答 LLDDE 该类别下有 7 个回答。邀请回答陈星该类别下有 7 个回答。邀请回答 rapemn 该类别下有 7 个回答。邀请回答刘政琨该类别下有 7 个回答。邀请回答 516790 该类别下有 7 个回答。邀请回答 smartqing 该类别下有 7 个回答。邀请回答鼓山该类别下有 6 个回答。邀请回答 hwyy 该类别下有 6 个回答。邀请回答 zhouwenj 该类别下有 6 个回答。邀请回答 zlkjgs 该类别下有 6 个回答。邀请回答 liuyang218 该类别下有 6 个回答。邀请回答 skyzwb123 该类别下有 5 个回答。邀请回答张该类别下有 5 个回答。邀请回答 1079940696 该类别下有 5 个回答。邀请回答 Robot-boy 该类别下有 5 个回答。邀请回答举报 lyw0037 相关推荐 • 用Verilog语言编写SJA1000 CAN控制器的驱动程序 11729 • 怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助？ 6896 • 数电简易交通控制器 4313 • 哪位大佬会Verlog HDL语言设计洗衣机控制器 2793 • 如何利用Verilog设计液晶显示控制器？ 1525 • 怎么采用Verilog FPGA设计悬挂运动控制系统的控制器 1093 • 如何编写数字跑表？ 2081 • 基于Verilog怎么实现LCM控制器？ 3303 • 利用8086CPU设计一个时序控制器 3379 • 如何使用Verilog实现基于FPGA的SDRAM控制器？ 1767 2个回答