完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1270
|
大家好，
VDMA V6.02 Vivado 2015.4 ZYNQ-7020 当切片占用太多时，例如，高达82％，vdma读取通道（我只在vdma ip上启用一个通道）运行良好，但在我添加ILA后，其中占用的内容高达90％，读取通道停止后 几帧，通过读取VDMA Regiester的addr 0x04，MM2S VDMA状态寄存器的IRQFmCntSts没有更新。 当我重置合成现在运行rigth或删除ILA时，读取通道再次正常工作。 谢谢你的回复 最好的祝愿 
0
|
|
相关推荐
4个回答
|
|
|
另外，实现后没有定时错误
|
|
|
|
|
|
@ danpianji88在xaxivdma_hw.h中定义了最大大小
/ ** @name最大传输长度 *这由硬件决定 * @ { * / #define XAXIVDMA_MAX_VSIZE 0x1FFF / *最大垂直尺寸，8K * / #define XAXIVDMA_MAX_HSIZE 0xFFFF / *最大水平尺寸，64K * / #define XAXIVDMA_MAX_STRIDE 0xFFFF / *最大步幅，64K * / #define XAXIVDMA_FRMDLY_MAX 0xF / ** 但不确定是否是这种情况。 vitorian.com ---我们这样做很有趣。 总是给予赞誉。 如果您的问题得到解答，请接受解决方案。我不会回复个人信息 - 请改用论坛。 |
|
|
|
|
|
Thans for your repingI'm确定vdma的设置是正确的。所以必须有其他问题
|
|
|
|
|
|
您使用哪种VDMA驱动程序，独立或Linux？
你如何添加ILA核心？ 添加ILA引起的潜在问题是带来额外的时钟域。 无论如何，当MM2S停止时，你可以转储MM2S的状态寄存器和控制寄存器，将这些值与工作版本中生成的值进行比较，然后看看它们有多么不同？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2041
