完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我使用的是非对称独立时钟,FWFT FIFO,64位输入和128位输出。
我把它配置为2个同步阶段。 两个时钟都运行125MHz,但它们彼此不同步。 写入端周期性地将64位字写入FIFO,如果满,则保持关闭。 当空标志置为无效时,读取端自动读取。 我在实验室(通过ILA)看到的是标志和数据计数的错误行为。 当我在复位后写入FIFO时,wr_data_count增加正确的量,读取端的空标志变低。 当我写入下一个字时,wr_data_count不再增加,空标志保持有效并且rd_data_count保持为0.我已经验证输入复位信号在此期间未激活。 我已经包括复位后写入的屏幕捕获,复位后读取,正常操作期间写入(复位置为无效)以及正常操作期间读取。 有什么想法吗? |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 13:09 , Processed in 1.126729 second(s), Total 47, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号