完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
887
|
嗨，我有一个以太网10G MAC IP，我正在尝试计算发送器逻辑的CRC。
以下是规格： - 我有一个8字节宽的数据总线。 - 我使用的是8字节并行CRC生成器。 我的问题是： 当数据包长度为14字节然后在1个时钟周期内时，我能够为前8个字节（使用8字节并行CRC生成器）计算正确的CRC，但是当我尝试生成CRC时 对于使用相同CRC生成器的下一个时钟周期中的剩余6个字节，我得到错误的结果。 我该怎么办？ 
0
|
|
相关推荐
4个回答
|
|
|
嗨，
对于14字节数据包示例，您需要使用不同的8字节和6字节CRC生成器。 在6字节数据上使用8字节CRC有效地将2字节的尾随零添加到计算中，这是不正确的。 谢谢， 叶夫根 |
|
|
|
|
|
@ evgenis1
这将使用大量资源。 为了支持所有可能的数据包长度，我必须采用8个不同的并行CRC生成器并将它们复用。 我正在考虑减少资源利用率和一些不同的方式来处理额外的零。 我的意思是，如果有一种方法可以使CRC-32计算中的零效应无效。 |
|
|
|
|
|
嗨，
>>我的意思是，如果有一种方法可以使CRC-32计算中的零效应无效 是的，可以实现这一点。 我已经看到它在1024位和更高数据宽度的设计中完成。 在有限域理论中，它被称为“负矩阵旋转”。 考虑在数据包结束后尾随零作为原始数据包与常量的乘法。 您可以在数据包+尾随零上计算CRC，然后执行“调整”操作以抵消该常量乘法的影响。 谢谢， 叶夫根 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1262浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1300
