发 帖  
原厂入驻New
[问答]

是否可以在FPGA周围放置多个电容器?

841 xilinx FPGA
分享
嗨专家,
我正在设计一块采用XC7A200TFFG1156的电路板,我发现去除电容的数量很大,超过100,第14页,ug483。
Vccint:1 680uF,2 100uF,28 4.7uF和42 0.47uF
Vccbram:2 100uF,4 4.7uF和8 0.47uF
Vccaux:4 47uF,5 4.7uF和9 0.47uF
而对于Kintex7,例如
XC7K325T,数量非常少。
是对的吗?
如果我想用Artix7设计,那么我必须保留这些电容器,我想知道是否可以在FPGA周围放置这么多电容器。
有没有办法减少这些上限?
谢谢
克里斯
0
2020-7-27 13:23:51   评论 分享淘帖 邀请回答

相关问题

10个回答
以下是您可能会发现有用的几种资源:
http://www.interfacebus.com/Design_Capacitors.html
Analog Devices MT-101
在第一个中,有一个简单的方程式。
即使你以5 MHz运行I / O,你仍然需要一些更小的电容,因为它们越小,它们的频率响应就越高。
如果你的电路板足够小,那么电源的去耦应该足够接近,你不需要增加电容器的容量。
您确定需要FFG1156封装的更好的导热性吗?
如果你没有任何移动的空气,那么更好的导热性对你来说没什么用,除非让包装中的热量积聚,特别是如果它最终会进入外壳。
由于您的I / O速度很慢,您的逻辑频率是否会一样慢?
如果您有未使用的I / O银行,您是否计划将来使用,或者您真的不需要它们?
我认为如果您选择的是热结电阻比实际功耗更大,则需要在选择器件之前做一些更好的功耗估算。
此外,通过选择非常大的FFG1156封装,您可以保证至少具有10层PCB(2个电压+ 2个内部信号+初级+次级+ 4个接地= 10个)。
最后,直接在零件上方的松饼粉丝很便宜,只有几毫米高。
如果你担心公共高度,你有没有确定你的设计中的I / O连接器是什么?
人们拥有笨重的双手,可以更好地使用bigclunky和高大的连接器。
-约旦
这个签名故意留空。
在原帖中查看解决方案
2020-7-27 13:33:26 评论

举报

是的,如果包括所有IO组,则去耦电容将更多。
您需要遵循ug483中提到的推荐的十进制。
--Krishna
2020-7-27 13:41:29 评论

举报

克里斯, 
将您的Artix 7部件与Kintex 7部件进行比较似乎不适合苹果比较。
这就是为什么我这么认为:
你的Artix 7部件是一个非常大的包装,很大一部分没有连接。
然而,裸片本身可能在那些没有连接区域的I / O中,这些连接区域与焊盘相距一定距离。
或者,由于所有7系列在结构上非常相似,因为Artix芯片比Kintex芯片小,所以引线键合更长。
在同名FFG900封装中观察Kintex 7 325T可以看到一个紧密的引脚,可能在键合时的线距较小。
引线键合长度的差异可以减少所需的去耦。
并非Kintex 7系列的所有I / O都是3.3V I / O.
较低的电压I / O需要较少的瞬时电流进行开关,因此I / O bank需要较少的去耦。 
如果您想减少去耦上限,您需要计算您真正需要的内容,因为用户指南中的建议可能是银行同时切换50%或更多I / O的最坏情况。
如果您不需要这么多I / O引脚和bank,请考虑I / O较少的器件。
如果您的设计是真正的面料驱动,那么升级到具有较少I / O的Kintex 7。
如果您需要I / O,请尝试将一些I / O更改为更低的电压信号标准。 
电路板布局也有助于您的去耦。
计划将电路板的核心作为电压平面,在相邻的接地层上使用薄的预浸材料。
这在电路板本身中产生了良好的去耦电容。
如果您计划在计算中使用它,请计划最差情况下的预浸料厚度和电容的最差电介质常数。
此外,尝试使用焊盘内和金属填充过孔,以减少焊盘本身的电感。
-约旦
这个签名故意留空。
2020-7-27 13:56:41 评论

举报

嗨克里希纳和约旦,
感谢您的意见。
我选择Artix7的原因是成本低,而只有这部分XC7A200TFFG1156具有较低的热阻,300 IO应该足够我的情况,而如果我去其他部分,将添加额外的风扇,我真的想要一个小型卡

银行的推荐上限为1 100uF,3 4.7uF和5 0.47uF。
如果我只在银行中使用一半IO,电容器应该是一半吗?
如果我没有使用银行的任何一个引脚,我应该删除所有的大写字母吗?
如果所有IO都以5MHz,3.3V运行,我可以保留一个100uF的上限吗?
谢谢。
克里斯
2020-7-27 14:10:11 评论

举报

以下是您可能会发现有用的几种资源:
http://www.interfacebus.com/Design_Capacitors.html
Analog Devices MT-101
在第一个中,有一个简单的方程式。
即使你以5 MHz运行I / O,你仍然需要一些更小的电容,因为它们越小,它们的频率响应就越高。
如果你的电路板足够小,那么电源的去耦应该足够接近,你不需要增加电容器的容量。
您确定需要FFG1156封装的更好的导热性吗?
如果你没有任何移动的空气,那么更好的导热性对你来说没什么用,除非让包装中的热量积聚,特别是如果它最终会进入外壳。
由于您的I / O速度很慢,您的逻辑频率是否会一样慢?
如果您有未使用的I / O银行,您是否计划将来使用,或者您真的不需要它们?
我认为如果您选择的是热结电阻比实际功耗更大,则需要在选择器件之前做一些更好的功耗估算。
此外,通过选择非常大的FFG1156封装,您可以保证至少具有10层PCB(2个电压+ 2个内部信号+初级+次级+ 4个接地= 10个)。
最后,直接在零件上方的松饼粉丝很便宜,只有几毫米高。
如果你担心公共高度,你有没有确定你的设计中的I / O连接器是什么?
人们拥有笨重的双手,可以更好地使用bigclunky和高大的连接器。
-约旦
这个签名故意留空。
2020-7-27 14:25:53 评论

举报

嗨乔丹,
谢谢,你真的很想为我解释这么多。
我打算用FFG1156进行设计,我们的机箱中有几个风扇,对于EMI和其他潜在的问题,我们从不使用无盖部件。
如果没有风扇,如果我使用高热阻部件,模具温度是否会过高?
这个板是第一个设计,我们有几个设计如下,使用相同的部分可以使所有项目更容易。
它会比其他小部件贵一点,我们认为没关系,10层也很好,通常风扇+散热器将是20毫米或更多。
对我们来说板子应该很小,它会安装在一个特殊的底盘上,越小越好。
谢谢
克里斯
2020-7-27 14:38:39 评论

举报

克里斯,我猜你的设计是针对一个薄的配置文件,但你仍然有粉丝。
只要这些风扇正在执行推/拉气流,并且没有任何空气挡板,那么您可以指望它们提供帮助。
如果机箱是金属的,那么您可以在金属上留下一个块,然后在部件和机箱之间设置一个隔热垫,或者在机箱中设计一个气流通道。
既然你也在处理EMI问题,那么你需要大量的金属来实现回流闭环,你可以用它来散热。
您可以使用导热过孔将热量吸收到PCB中。
只是一定要把热量带到某个地方,这样它就不会堆积起来并传播到一切.-乔丹
这个签名故意留空。
2020-7-27 14:54:49 评论

举报

你是对的,目标尺寸是120mm×80mm,高度是20mm或更小是优选的。
非常感谢。
克里斯
2020-7-27 14:59:52 评论

举报

嗨,
我想我应该再回复一次。
去年我在UG483的1.7版本中,在最新版本1.9中,此错误已得到纠正。
我想知道“专家”写这篇文章可能不会设计一个基于这个指南的电路板,你能想象在现今的FPGA上放置100多个电容器。
谢谢。
克里斯
2020-7-27 15:08:19 评论

举报

UG483说(第14页):
Artix-7器件没有封装电容器。
您选择了Artix系列中最大的包装,它没有内部电容器,因此您需要将它们放在部件周围的电路板上。
同一封装中的Kintex看起来只需要FFG1156封装中Artix所需电容的三分之一。
如果成本是一个问题,那么权衡将电容器放置在部件周围的难度的成本与切换到具有类似产品驱动规格的Kintex部件的成本。
-约旦
这个签名故意留空。
2020-7-27 15:19:30 评论

举报

只有小组成员才能发言,加入小组>>

114个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表