[问答]

axi_pcie3_v1_0编译失败的原因？

995

问答对人有帮助，内容完整，我也想知道答案 0 我使用最新版本的vivado 14.4生成axi bridge gen3端点，尝试在ncsim中运行模拟，编译时遇到此错误。 ncvhdl_cg：* E，DLCSMD：相关校验和包FIFO_GENERATOR_V12_0.FIFO_GENERATOR_V12_0_PKG（AST）与以下标头中的校验和不匹配：架构FIFO_GENERATOR_V12_0.FIFO_GENERATOR_V12_0：XILINX（AST）。 ncvhdl_cg：* F，NOLOAD：非法/不存在的库单元名称：FIFO_GENERATOR_V12_0.FIFO_GENERATOR_V12_0：XILINX。我注意到虽然层次结构仍然类似于vivado 14.3生成的核心，但源代码文件在核心文件夹ip0和ip1源文件夹中减少了很多。 ip1 / fifo_generator_v12_0 / hdl中不存在fifo_generator_v12_0_pkg.vhd。这是正常的吗？我使用的是vivado 14.4库，INCISIV 13.2.005，可能出现的问题是什么？谢谢。 0
2020-7-25 08:31:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答举报王健相关推荐 • axi_pcie3_0编译的解决办法？ 2313 • 如何使用AXI配置的ILA调试PCIe AXI接口？ 3045 • XPS中用“axi-pcie 1.08a”和其他一些露水创建项目不起作用的原因？ 1909 • 使用xilinx的axi pcie如何清除中断标志位？ 3780 • 如何使用AXI-PCIe桥接IP与我的逻辑进行通信 3477 • PCIE x4卡在S32G-VNP-EVB上不工作的原因？ 305 • s32g274aevb启动时总是报错的原因？ 340 • 请问S_AXI端口是否遵循AXI_Lite协议？ 3768 • 14.3中的compile_simlib错误的解决办法？ 5913 • 如何使用spartan6 fpga和microblaze在edk中使用axi中断控制器的MapLib 2941 1个回答

答案对人有帮助，有参考价值 0 发现问题，与示例设计相比，我添加了旧版本中存在的更多文件但新版本中没有，并且编译库不会被删除但是会被覆盖，当删除整个库并再次在干净区域制作时，问题就消失了。

2020-7-25 09:09:52 评论举报王官君