完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,我正在xc7a200t-2fbg676c板上工作GTP收发器向导IP核.1)软件是ISE14.6,芯片型号:xc7a200t-2fbg676c.2)GTP连接SFP光纤模块,SFP模块供电电压为3.3V。
3)IO电压为3.3V,核心电压为1.0V,辅助电源为1.8V; GTP的VMGTAVCC电压为1.0V,VMGTAVTT电压为1.2V。问题:显示器应该限制GTP模块的差分IO?1)约束电压为LVDS_25,ISE错误:错误:包装:1107 - Pack无法将下面列出的符号组合到单个IOB33组件中,因为所选的站点类型不兼容。 错误:打包:1107 - Pack无法将下面列出的符号组合到单个IOB33组件中,因为所选的站点类型不兼容.2)约束电压为LVPECL_33,ISE错误:错误:NgdBuild:488 - 属性值“LVPECL_33 “不是”sfpa_rxdn“上属性”IOSTANDARD“的可接受值.ERROR:NgdBuild:488 - 属性值”LVPECL_33“不是”sfpa_rxdp“上属性”IOSTANDARD“的可接受值.ERROR:NgdBuild:488 - 属性值 “LVPECL_33”不是“sfpa_txdn”上属性“IOSTANDARD”的可接受值.ERROR:NgdBuild:488 - 属性值“LVPECL_33”不是“sfpa_txdp”上属性“IOSTANDARD”的可接受值.3)约束电压是 LVPECL_33,ISE错误:错误:打包:1107 - Pack无法将下面列出的符号组合到单个IOB33组件中,因为所选的站点类型不兼容。 错误:Pack:1107 - Pack无法将下面列出的符号组合到单个IOB33组件中,因为所选的站点类型不兼容。 4)没有约束电压,ISE错误:ERROR:Pack:1107 - Pack无法将下面列出的符号组合到单个IOB组件中,因为所选的站点类型不兼容。 错误:Pack:1107 - Pack无法将下面列出的符号组合到单个IOB组件中,因为所选的站点类型不兼容。 |
|
相关推荐
6个回答
|
|
嗨,
您不应该为普通用户IO分别给GT提供IO标准.GT是专用IO,它们有默认标准,不应该使用UCF提及。 当你为GT提供这个合作伙伴时,该工具肯定会抛出错误。 有关输入输出信号电平,共模电压和差分电压的详细信息,请查看数据表Pg 41表48 -http://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
嗨,4)没有约束电压,ISE错误:ERROR:Pack:1107 - Pack无法将下面列出的符号组合成单个IOB组件,因为所选的站点类型不兼容。
错误:Pack:1107 - Pack无法将下面列出的符号组合成单个IOB组件,因为所选的站点类型不兼容。我做错了什么? |
|
|
|
嗨,
这似乎与原始问题的错误不同。 检查这些谈论类似问题的AR。 http://www.xilinx.com/support/answers/31432.htm http://www.xilinx.com/support/answers/25058.html 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
HI,以下是我的约束文件内容和文件内容的顶部:NET“mgt_clkp”LOC = AA13; NET“mgt_clkp”IOSTANDARD = LVDS_25; NET“mgt_clkn”LOC = AB13; NET“mgt_clkn”IOSTANDARD = LVDS_25;
INST GTP0 / gt0_myip_gtp_i / gtpe2_i LOC = GTPE2_CHANNEL_X0Y0;模块verilog_top(// GTP的差分时钟输入mgt_clkp,输入mgt_clkn,输入GT0_GTPRXN,输入GT0_GTPRXP,输出GT0_GTPTXN,输出GT0_GTPTXP); 电线GTP_CLK; 电线GT0_TXOUTCLK_O; 电线GT0_TXOUTCLK; 电线GT0_RXOUTCLK_O; 电线GT0_RXOUTCLK; 电线GTP_RESET; wire [15:0] GT0_TXDATA; 电线[1:0] GT0_TXCHARISK; wire [1:0] GT0_RXCHARISK; wire [15:0] GT0_RXDATA; myip_gtp GTP0(.GT0_RXDATA_OUT(GT0_RXDATA),.GT0_RXUSRCLK_IN(GT0_RXOUTCLK_O),.GT0_RXUSRCLK2_IN(GT0_RXOUTCLK_O),.GT0_RXCHARISK_OUT(GT0_RXCHARISK),.GT0_GTPRXN_IN(GT0_GTPRXN),.GT0_GTPRXP_IN(GT0_GTPRXP),.GT0_RXOUTCLK_OUT(GT0_RXOUTCLK),.GT0_GTRXRESET_IN(GTP_RESET) ,.GT0_GTTXRESET_IN(GTP_RESET),.GT0_TXDATA_IN(GT0_TXDATA),.GT0_TXUSRCLK_IN(GT0_TXOUTCLK_O),.GT0_TXUSRCLK2_IN(GT0_TXOUTCLK_O),.GT0_TXCHARISK_IN(GT0_TXCHARISK),.GT0_GTPTXN_OUT(GT0_GTPTXN),.GT0_GTPTXP_OUT(GT0_GTPTXP),.GT0_TXOUTCLK_OUT(GT0_TXOUTCLK)。 GT0_GTREFCLK0_IN(GTP_CLK)); IBUFDS#(。DIFF_TERM(“FALSE”),. DQS_BIAS(“FALSE”),. IBUF_LOW_PWR(“TRUE”))IBUF1(.I(mgt_clkp),. IB(mgt_clkn),. O(GTP_CLK)); // GTP输入的差分时钟转换为的单端时钟BUFG BUFG_inst1(.O(GT0_TXOUTCLK_O),//输出数据缓冲区时钟.I(GT0_TXOUTCLK)); BUFG BUFG_inst2(.O(GT0_RXOUTCLK_O),//输入数据缓冲区时钟.I(GT0_RXOUTCLK)); //向GTP模块输入测试数据,同时接收测试数据.data1 mydata(.gtprxclk(GT0_RXOUTCLK_O),。gtptxclk(GT0_TXOUTCLK_O),. reset(GTP_RESET),. data_tx(GT0_TXDATA),. txcharisk(GT0_TXCHARISK),. rxcharisk( GT0_RXCHARISK),. data_rx(GT0_RXDATA)); ISE14.6错误:错误:包:1107 - 包无法将下面列出的符号组合到单个IOB33组件中,因为所选的站点类型不兼容。 错误:Pack:1107 - Pack无法将下面列出的符号组合到单个IOB33组件中,因为所选的站点类型不兼容。 |
|
|
|
嗨,1)在我的UCF中删除IOSTANDARD = LVDS_25,错误:错误:包:1107 - 包无法将下面列出的符号组合到单个IOB组件中,因为所选的站点类型不兼容。
错误:Pack:1107 - Pack无法将下面列出的符号组合到单个IOB组件中,因为所选的站点类型不兼容。 2)仅保留INST GTP0 / gt0_myip_gtp_i / gtpe2_i LOC = GTPE2_CHANNEL_X0Y0;在我的UCF中,错误:ERROR:Bitgen:342 - 此设计包含具有非用户指定位置(LOC)或I / O标准(IOSTANDARD)的引脚 那些不是用户指定的。 这可能导致I / O争用或与电路板电源或连接不兼容,从而影响性能,信号完整性或在极端情况下导致设备或其所连接的组件受损。 为防止出现此错误,强烈建议指定所有引脚位置和I / O标准,以避免潜在的争用或冲突,并允许正确的比特流创建。 要将此错误降级为警告并允许使用未指定的I / O位置或标准创建比特流,您可以应用以下bitgen开关:-g UnconstrainedPins:AllowERROR:Bitgen:157 - 由于上述错误,Bitgen将终止。 |
|
|
|
你好
检查所使用的时钟参考引脚是否与正在使用的相应GT通道匹配。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
767浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
382浏览 1评论
1974浏览 0评论
691浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-28 03:13 , Processed in 2.223880 second(s), Total 89, Slave 71 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号