发 帖  
原厂入驻New
[问答]

如何通过板本身实现DPR?

172 xilinx FPGA
分享
喜:
现在,我正在设计7系列FPGA的DPR(动态部分重配置),我已经在shell中使用Tcl命令完成了DPR,并生成了位文件和部分位文件,并通过JTAG配置成功的FPGA。
但是,我想通过板本身而不是JTAG实现DPR,我编写代码来控制ICAPE2,我从中读取配置数据,然后发送到ICAPE2,现在我的问题如下:
1这些配置数据是否需要交换?
2读取ICAPE2的RDWRB端口,RDWRB ='1'?
或RDWRB ='0'被读取?
我已经完成了董事会本身对virtex-5的DPR,但同样的想法,artix-7失败了。
0
2020-7-20 08:01:44   评论 分享淘帖 邀请回答

相关问题

2个回答
嗨,您有AC701板或任何其他7系列评估板的多引导参考设计。
您可以参考该示例ICAP状态机代码.Coming to your queries-1。
不需要交换。
0 = WRITE,1 =读取RDWRBRegards,Krishna
--------------------------------------------------
---------------------------------------------请将帖子标记为
如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。
2020-7-20 08:19:26 评论

举报

亲爱的先生:
我已经设计了Artix-7的多引导成功,但设计DPR失败了使用多引导的想法。
我认为multiboot只适用于完整的位文件,而不适用于部分位文件。
例如,有两个位文件:1.bit和2.bit,1.bit可以启动2.bit,2.bit也可以启动1.bit,但如果2.bit是部分文件,1.bit
无法启动2.bit,它只会导致FPGA重启,并重新加载1.bit。
所以请检查我的方法是否正确:
1:从spi flash读取配置代码;
2:通过控制'CLK','CSIB','I'和'RDWRB'信号将这些配置代码发送到ICAPE2
我用上面的方法成功设计了Virtex-5的DPR。
但是对于artix-7来说是失败的。
现在,我很困惑
2020-7-20 08:27:59 评论

举报

只有小组成员才能发言,加入小组>>

139个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表