完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我可以获得任何参考设计，用于解码来自传入视频的嵌入式同步，1080 * 1920输入视频已同步SAV / EAV代码，我需要从SOF，EOL，DE和数据作为输出进行解码。
0
|
|
相关推荐
3个回答
|
|
|
什么是FPGA器件系列？
以下链接文档可能包含您的问题的有用信息 http://www.xilinx.com/support/documentation/ip_documentation/v_axi4s_vid_out/v2_01_a/pg044_v_axis_vid_out.pdf http://www.xilinx.com/support/documentation/ip_documentation/axi_videoip/v1_0/ug934_axi_videoIP.pdf http://www.xilinx.com/support/documentation/ip_documentation/v_spc/v5_00_a/pg005_v_spc.pdf _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
我正在使用Kintex-7 FPGA系列。
|
|
|
|
|
|
嗨，
您可以从以下链接下载参考设计以解码嵌入式同步。 http://www.xilinx.com/esp/video/refdes_listing.htm 从此页面转到“从头开始教程-14.4创建视频设计”| FMC ImageOn。 只需对vhdl代码进行最少的修改即可生成SOF和EOL，而不是Hblank和Vbalnk。 谢谢，Aneesh。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2437 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
765浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
378浏览 1评论
1972浏览 0评论
689浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2515
评论
淘帖
1311
