完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好,
我想知道是否有办法在VHDL中配置开关盒,初始化它们并按照你的意愿连续连接它们? 我想将一系列开关boex连接在一起(首先输出是下一个的输入),但我不知道是不是可以通过VHDL? 我提前感谢任何帮助和帮助。 问候, @gszakacs |
|
相关推荐
6个回答
|
|
|
|
|
|
|
|
|
|
男,
过去通常使用进位链来创建可编程的细粒度延迟线。 编程互连要做到这一点很难,并导致不可预测的延迟,大的变化和步长的变化。 我不推荐它。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
亲爱的@ dwisehart
你好, 我刚刚再次回到你的帖子和暗示你提出的建议! 你知道如何在VHDL中配置IODELAY块吗?连续连接块的延迟步长是多少? 感谢致敬, |
|
|
|
@msdarvishi我不知道如何在VHDL中配置IODELAY块,但Vivado中的模板应该可以帮到你。
如果没有,请发一个单独的问题寻求帮助。 至于步长,它取决于您使用的REFCLK。 这里讨论不同频率的影响:http://www.xilinx.com/support/documentation/application_notes/xapp707.pdf 丹尼尔 |
|
|
|
只有小组成员才能发言,加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1405浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2015浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-30 08:01 , Processed in 1.413328 second(s), Total 87, Slave 71 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号