完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我的FPGA是XC5VFX130T-1FFG1738,QDRII + SRAM是CY7C1513KV18。 我注意到当我在ISE工具中生成QDRII + MIG IP内核时,IOSTANDARD会自动设置为HSTL_I。 我想使用输出驱动器的源端接来匹配走线阻抗以驱动信号到QDR存储器,但遗憾的是HSTL没有输出源端接能力。 我有外部参考电阻连接到VRN / VRP。 我的问题是,我可以将UCF中的IOSTANDARD更改为具有LVDCI_18等串行终端的标准,这样我可以节省BOM并且不确定并行终端方案中的外部电阻吗? 或者没有办法解决它,我必须使用外部电阻终端方案? 谢谢 |
|
相关推荐
1个回答
|
|
T,
你可以使用你想要的任何东西。 至于它是否可行,这取决于您的电路板布局和信号完整性工程。 我会运行一个IBIS模拟来看看会发生什么。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1292浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 04:21 , Processed in 1.228278 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号