发帖

[问答]

ALTERA CYCLONE II 和CYCLONE III加载时间长的问题

2919 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 本人在做一个利用FPGA控制继电器控制的项目，选择cyclone II EP2C70F896I8N的FPGA，PCB，程序都一切正常，就使在FPGA启动过程中出现了问题，问题一是FPGA从EPCS16里加载程序到FPGA的过程时间太长，将近1S的时间。问题二是，在加载过程中，所有的IO口的状态为2.5V的电平输出。两个问题导致一上电所有继电器全部打开。有哪位大神遇到过类似的问题，恳请帮忙解答，万分感激。 0 Altera加载时间过长_01.png (76.35 KB, 下载次数: ) Altera加载时间过长_02.png (51.76 KB, 下载次数: ) Altera加载时间过长_03.png (55.83 KB, 下载次数: )
2020-7-6 19:45:55　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报刘良勇相关推荐 • Cyclone II FPGA和Nios II嵌入式处理器的优势 2520 • 求altera cyclone V的原理图跟封装库 7715 • 【干活分享】Cyclone V FPGA技术精选十问十答 7377 • 什么是Altera系列低成本Cyclone IV FPGA？ 3747 • Altera公司Cyclone系列器件内部ram使用率分析 5398 • 求资料，altera 官网上的CYCLONE 2的器件手册，全的 3307 • altera Cyclone v系列的封装库 10176 • cyclone3工程转移到cyclone4 3595 • 请问Altera cyclone IV E一个组合逻辑耗时多少 1825 • 请问Quartus II 9.0支持cyclone IV的器件吗 9507 3个回答

答案对人有帮助，有参考价值 0 //------此回复针对加载时间过长的问题 01.参考此链接流程，打开Convert_Programming_File弹窗。 https://blog.csdn.net/yang_jiangning/article/details/105173656 复制代码 02.单击option按钮，打开Configuration_Device_Options弹窗。 03.在Clock_Frequency下拉框中选择合适的加载频率（默认是10MHz，选择50MHz后加载时间变为原来的五分之一）。具体多少频率合适，需要看你选用的FLASH所支持的最高频率是多少。最佳答案

2020-7-6 19:45:56 2 评论举报卿小小_9e6 2 条评论卿小小_9e6 2020-7-7 08:48 另外补充一点，flash的SPI_X1和SPI_X4模式加载速率也不相同，具体要看硬件设计采用的何种模式。赞回复举报刘良勇 2020-7-7 10:11 非常感谢你，我这边用了EPCS16芯片，貌似没有这个选项，我再试试加个下拉看能不能将初始状态拉低。赞回复举报

答案对人有帮助，有参考价值 0 我在官网查看了一下资料，好像CycloneII系列支持的DCLK最高加载速率是40MHz。参考链接：Page361_FPP模式/Page363_AS模式 https://www.intel.cn/content/dam/www/programmable/us/en/pdfs/literature/hb/cyc2/cyc2_cii5v1.pdf 复制代码从CycloneIII开始，FPP模式最高速率支持100MHz/AS模式最高频率支持40MHz。参考链接：Page16_FPP模式/Page17_AS模式 https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyc3/cyc3_ciii52001.pdf 复制代码

2020-7-6 19:45:56 评论举报卿小小_9e6

答案对人有帮助，有参考价值 0 01.FPGA加载时间可以配置。明天给你步骤，或者自己搜索。 02.FPGA加载过程中，IO状态理论上属于高阻态，但实际是弱上拉状态。如果继电器全部打开对你构成很大影响，个人认为只能改电路。电路更改方式就是“仁者见仁智者见智”。例如，FPGA只有在加载完成之后，继电器的供电使能才会打开。或者增加其他上拉/下拉的外部电路逻辑。

2020-7-6 20:06:10 1 评论举报卿小小_9e6 1 条评论刘良勇 2020-7-6 20:18 非常感谢你，目前这个问题是需要解决的，板子上有两个FPGA，总共960个继电器，如果换版，成本和周期都比较麻烦。下一版准备在控制继电器线圈电源那加一个控制电路，用configdone信号和控制端进行与控制。以后可能会转XILINX的FPGA，初始状态可控。FPGA加载时间配置，在网上没有找到，明天有空发我看一下，万分感谢。赞回复举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

精选推荐

求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的

719 浏览 1 评论
基于 ZYNQ AlphaGo 的棋类人机博弈 AR 系统

363 浏览 0 评论
求助各位关于Verilog当中模块例化、端口与引脚的问题

691 浏览 1 评论
基于 FPGA 的任意波形发生器+低通滤波器系统设计

548 浏览 0 评论
基于PYNQ的智能垃圾分类系统

618 浏览 0 评论

热门帖

新技术VPX VME64总线介绍

3707 浏览 85 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航