完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨....我正在使用Virtex-5板来学习。
我想编程到SPI Flash M25P80型号。 板上有一个SPI程序头模块,该模块有七个引脚:INIT,TMS,TCK,TDI,TDO,GND,VCC。 我的问题是什么意思是INIT Pin? 以及如何连接INIT引脚? 谢谢..... |
|
相关推荐
10个回答
|
|
@nguyentruong从看起来像JTAG连接器而不是SPI标头的引脚排列。
您使用的是哪种Virtex-5主板? -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
我的主板是virtex-5 XC5LX110T MODEL。哪个jtag引脚连接到INIT引脚?
|
|
|
|
我读过这个UG,但我还不知道如何使用这个spi程序头来编程SPI,使用电缆连接到spi程序头,然后通过IMPCAT软件编程到spi?
|
|
|
|
@ gnarahar @ Pratham的
|
|
|
|
@nguyentruong INIT是PROG_B功能的丝印.PROG_B是低电平有效异步全芯片复位输入。
你能分享董事会#即ML501或ML505等...... -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
@gnaraharso如果我将init引脚连接到GND就可以了。
这是我董事会的示意图。 请看看,并帮助我如何解决这个问题..非常感谢... ml50x_schematics.pdf 849 KB |
|
|
|
@nguyentruong SPI闪存可以使用Xilinx下载电缆进行系统内编程,其中悬空引线连接到接头J2。
保持INIT不连接。 请参阅第11页的XAPP,您应该为您的电路板遵循。 一旦你完成它,你会很高兴。 https://www.xilinx.com/support/documentation/application_notes/xapp951.pdf -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
@gnarahari做了你的意思,INIT引脚未连接,程序模式M [2:0] = 001.但仍然没有成功。
IMPCAT软件有错误:M25p32的IDCode与bsd文件中的idcode不匹配。 信息:iMPACT:1777 - 阅读C:/Xilinx/13.4/ISE_DS/ISE/virtex5/data/xc5vlx110t.bsd ... INFO:iMPACT:2257 - 启动时钟已更改为存储在内存中的比特流中的'JtagClk', 但原始比特流文件保持不变。从比特流文件中读取的UserID = 0xFFFFFFFF.INFO:iMPACT:501 - '1':成功添加了设备xc5vlx110t .------------------ -------------------------------------------------- -------------------------------------------------- ----------------------在索引0.Overriding链处覆盖索引为0.'1'的链:成功添加了Device 4M .------- -------------------------------------------------- -------------在索引0处覆盖链。在索引0处的链路上的链路。在索引0处的链路上的链路。 ------------------------ GUI:向导数据报告--------------------- ------压缩:false填充值:FF输出格式:mcs交换位:false LoadDirection:UP PROM基本名称:adder_top文件位置:C: Xilinx 13.4 my_project adder_top / Auto选择:false修订数量: 1 PROM数量:1 PROM名称:4M PROM大小:4194304位--------------------------报告结束------ ----------------------'1':加载文件'C:/Xilinx/13.4/my_project/adder_top/adder_top.bit'...信息:iMPACT - Elapsed time = 2 sec.done.INFO:iMPACT:501 - '1':成功添加了设备xc5vlx110t .-------------------------- -------------------------------------------------- -------------------------------------------------- --------------添加一个设备.b5dcaINFO:iMPACT - 当前时间:2016/11/26 9:25:17总配置位大小= 31118848位。总配置字节大小= 3889856字节。 0x3b5ac0(3889856)个字节从0x0加载使用用户指定的舞会大小4096K写作文件“C: Xilinx 13 .4 my_project adder_top adder_top.mcs“。写文件”C: Xilinx 13.4 my_project adder_top adder_top.prm“。写文件”C: Xilinx 13.4 my_project adder_top adder_top.cfi“。 选定部分:M25P32Unprotect sector:FALSEINFO:iMPACT - 当前时间:2016/11/26 9:25:54INFO:iMPACT:583 - '0':从设备读取的idcode与bsdl File.INFO中的idcode不匹配: iMPACT:1578 - '0':设备IDCODE:00001111111111111111111111111111INFO:iMPACT:1579 - '0':预期IDCODE:00000010101011010110000010010011PROGRESS_START - 启动Operation.INFO:iMPACT:583 - '1':从设备读取的idcode与idcode不匹配 在bsdl File.INFO:iMPACT:1578 - '1':设备IDCODE:00001111111111111111111111111111INFO:iMPACT:1579 - '1':预期IDCODE:00000010101011010110000010010011PROGRESS_END - 结束操作。已用时间= 0秒。 |
|
|
|
@nguyentruong可以试试ISE 14.7吗?
另请查看此ARhttps://www.xilinx.com/support/answers/13529.html -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1157浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 00:06 , Processed in 1.447616 second(s), Total 65, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号