完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我的设计在kintex-7（XC7K325T-2FFG900I）上运行， 该设计与VIVADO 2015.2合成。 在设计中，我将双ddr3控制器打包在一个核心中（核心具有用'MIG'创建的用户界面） 在设计中我也有Aurora核心。 当我使用位文件运行设计时，所有工作都符合我的预期。 但是当我使用mcs文件（从位文件生成）对闪存设备进行编程时 ddr3控制器在初始化过程失败，极光在启动FPGA后失败了通道。 重置命令无法解决问题。 DDR控制器“init_calib_complete”失败，AURORA失败了“频道上升”。 使用“INIT_B”引脚重新加载fpga也会失败。 你能建议??? 谢谢 莫拉 054-9932850 
0
|
|
相关推荐
2个回答
|
|
|
如果在编程完成后应用复位，那么设计工作吗？在从闪存编程FPGA时如何在XADC控制台中找到VCCINT电源？
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
你好Venekata先生
从闪存加载设计后，我无法重置ddr核心！ 使用XADCi观看Vccaux和Vccint，同时使用mcs文件对闪存进行编程，最大电压变化为5mV（约0.995V）。 将CCLK从33Mhz降低到12Mhzped（DDR通过初始化过程并且AURORA核心通道已经启动）但是没有解决问题仍然是mcs文件无法正常工作，而thebit文件正如我预期的那样工作。 谢谢 Mordechai Vitner |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1175浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2588
评论
淘帖
6700
