完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好。
我来自俄罗斯,因此我为我的英语道歉。 我在工作台ML402.I面临以下问题。 在Virtex 4(XC4VSX35)“固件”期间,I / O输出状态处于高电平('1')。 对于我的项目,这是不可接受的。 是否有可能使I / O的固件输出期间处于低电平('0')?谢谢。 |
|
相关推荐
1个回答
|
|
我觉得翻译中丢失了一些东西。
如果有人可以解决问题,你可能想用俄语发帖。 我猜想“在固件期间”你的意思是配置Virtex 4? 或者你的意思是间接编程闪存设备? 在配置期间,I / O可以通过内部电阻上拉至'1',或者输出可以是三态'Z'。 配置期间无法拉低或驱动低电平。 在SPI或BPI闪存的间接编程期间,I / O由“SPI访问核心”控制。 在这种情况下,I / O将通过内部电阻上拉。 如果您需要其他行为,您可以联系您的FAE并要求“SPI接入核心”,使I / O处于“Z”状态,或者使用内部电阻将其拉低。 如果我误解了你的问题,你可能会尝试用俄语发帖。 - Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1192浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 07:49 , Processed in 1.377763 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号