完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在某些情况下,TX和RX USRCLK可以在同一QUAD内的收发器之间共享。
我的问题是,4种不同的TX和RX USRCLK输出是否完全相同,或它们之间是否存在相位差异? 每个通道似乎都有不同的Tx和Rx结构时钟分频器,但都来自同一个PLL,因此实际上并不确定。 它在文档中没有真正提到这一点。 |
|
相关推荐
2个回答
|
|
TX / RXUSRCLK是te TX / RX数据路径的数字域时钟。
TXDATA将设置TXUSRCLK2的时间,RXDATA将相对于RXUSRCLK2进行逐个烹饪,这将是结构寄存器的正确时间。 时序分析器将计算任何次要的时钟偏差。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
嗨Cheyert,
您的查询是否已解决? 如果您需要任何进一步的帮助,请告诉我们。 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1162浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 09:35 , Processed in 1.904320 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号