完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好;
这是我的第一篇文章，我希望我写信给正确的董事会。 我已将问题提交给webcase，但我也认为我可以从这里获得帮助。 我们目前正在为我们的项目使用Virtex 6 FPGA（xc6vlx240t-2ff1156），并在“Slave SELECTMAP”模式下使用Xilinx Platform Flash XL进行配置。 我们的电路板设计原理图符合Xilinx数据表（由Xilinx员工检查），我们可以使用Impact实际编写与Virtex 6的FlashAG JTAG连接。 从闪存加载的设计在电源启动时可以正常工作。 但是我们的问题是在配置完成后从FPGA写入闪存。 在管理闪存的地址/数据/控制信号控制的状态机的设计中，我们遵循ds617.pdf文件，但似乎我们无法正确编程。 这些是我们的状态机控制的信号： A22-A0地址DQ15-DQ0DataE芯片使能输出使能写使能LLatch使能 我们尝试将配置寄存器cr15位更改为1以进行异步读取，但似乎我们的异步写入非有效。 我们也无法在异步模式下读取SR或任何其他内容。（我们遵守ds 617中图31中的时序。）我们严重陷入困境并对您可以给出的任何想法持开放态度。 
0
|
|
相关推荐
2个回答
|
|
|
嗨卡格拉克，
最好的方法是使用我们的EDK嵌入式工具集。 它有一组闪存库，可用于访问flash post配置。 要使用Xilflash库，EDK安装目录中的平台Flash XL库有示例源代码： sw lib sw_services xilflash_v2_02_a examples xilflash_platform_flash_example.c - 保罗 |
|
|
|
|
|
嗨，麦戈文，我正在尝试做与Caglark类似的事情。
我试图在配置后使用闪存作为处理器代码的存储。 您能否提供有关如何使用您提到的Flash库的更多详细信息。 是否可以编译C代码并将其与我在FPGA上的设计一起实现？ 或者它只是一个我们可以用来编写我们自己的闪存控制器模块的例子？ThanksAnurag |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
863
评论
淘帖
721
