发 帖  
原厂入驻New
[问答] DSP FPGA固件每20个FPGA配置周期中大约有1个错误结果的解决办法?
98 DSP
分享
嗨,我们有一个基于Virtex-6的板,我们设计了运行DSP应用程序。
一般来说,一切正常。
但是,我们有一个问题。
DSP FPGA固件每20个FPGA配置周期中大约有1个产生错误的结果。
它有效,但结果数据在某种程度上是不正确的。
有一个FPGA复位引脚可以复位状态机等。这不会清除错误,只有另一个FPGA配置周期才能解决问题。
我们深入研究了FPGA代码,看不到(还有!)任何未正确初始化的地方(关于在哪些地方看待明显的地方的想法?)。
我们通过8位slave selectmap接口配置FPGA,并且不报告校验和错误(通过init_b)。
我们也尝试过在JTAG接口上配置它,并且遇到了同样的问题。
虽然我们怀疑某些编码问题,但我们想知道配置期间是否存在错误。
关于我们如何检查这一点的任何想法。
是否可以通过JTAG接口等回读配置?
0
2020-6-11 15:40:25   评论 分享淘帖 邀请回答
5个回答
terrybarnaby写道:
嗨,我们有一个基于Virtex-6的板,我们设计了运行DSP应用程序。
一般来说,一切正常。
但是,我们有一个问题。
DSP FPGA固件每20个FPGA配置周期中大约有1个产生错误的结果。
它有效,但结果数据在某种程度上是不正确的。
有一个FPGA复位引脚可以复位状态机等。这不会清除错误,只有另一个FPGA配置周期才能解决问题。
我们深入研究了FPGA代码,看不到(还有!)任何未正确初始化的地方(关于在哪些地方看待明显的地方的想法?)。
我们通过8位slave selectmap接口配置FPGA,并且不报告校验和错误(通过init_b)。
我们也尝试过在JTAG接口上配置它,并且遇到了同样的问题。
虽然我们怀疑某些编码问题,但我们想知道配置期间是否存在错误。
关于我们如何检查这一点的任何想法。
是否可以通过JTAG接口等回读配置?
对我来说听起来不像配置问题.FPGA完全配置,或者失败。
听起来你的代码不符合时间限制。
这是一个设计问题。
----------------------------是的,我这样做是为了谋生。
2020-6-11 15:59:45 评论

举报

t,通过JTAG,您需要使用.msk文件执行验证,并查看比特流是否仍然完好无损,没有错误。
如果单个配置位不好或翻转,可能会导致错误的结果(这种可能性很小,但你需要说服自己这不是问题)。如果你使用的是MMCM,你应该检查所有的
它们被锁定并且它们都没有丢失同步。如果你使用IOSERDES,你应该确保它们在正常工作时都是同步的。
Austin Lesea主要工程师Xilinx San Jose
2020-6-11 16:05:38 评论

举报

谢谢你的回复。
在使用“bitgen”“ - m”选项创建* .msk文件后,我尝试在JTAG接口上使用“impact”的验证功能。
当系统处于错误模式时,FPGA配置已验证正常。
所以回过头看代码......
感谢您的投入。
2020-6-11 16:13:35 评论

举报

terrybarnaby写道:
有一个FPGA复位引脚可以复位状态机等。这不会清除错误,只有另一个FPGA配置周期才能解决问题。
此复位信号是否与状态机的时钟域正确同步?
如果不是这样可能导致并非所有状态寄存器位在同一时钟周期中从复位释放,这可能导致非常灾难性的错误条件。
问候
马丁
2020-6-11 16:28:22 评论

举报

谢谢(你的)信息。
重置同步到一定程度,但不是双重注册。
由于操作复位永远不会清除系统所处的错误状态,无论操作多少次,我都不会认为这将是这种情况下的问题。
我们继承的VHDL代码中有一些大的分布式算术FIR滤波器。
我怀疑这个问题存在。
2020-6-11 16:44:18 评论

举报

只有小组成员才能发言,加入小组>>

106个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表