完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
5个回答
|
|
|
d，
LVDS IO标准使用全CMOS高速差分比较器。 它的工作电压为1V Vcm，p-p变化为100mV，但由于我们为LVDS标准表征了IO（这是非标准的），我们不能说时间（速度，延迟）。 因此，如果您对界面进行了表征，并且发现它适合您：那么请玩得开心。 我们只能支持标准IO接口，但您可以随意使用我们的部件，无论您认为它们可能有用。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
您需要查看Virtex-6系列数据表DS152。
是100mV输入摆幅： 最小或最大 单端或差分 是1.0V共模输入电压 最小或最大 LVDS_25，LVPECL_25和LVDSEXT_25的最小差分输入电压均为100mV。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
|
|
|
> 100mV（最大）峰峰值，差分
差分输入接收器具有最小差分电压规范，它将检测1或0。 您的100mv MAX规格是不够的。 您需要确定接收器的最小摆幅是什么，以确定它是否有效。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
埃德，
严格地说，你是对的（我已经说过了：它不是支持的Io标准）。 但是，差分比较器肯定会在低于100 mV的情况下进行校准，我们只是不提供任何规格。 该规范符合LVDS标准：设计功能在很多很多的bnroader范围内。 因此，由客户决定零件是否符合他们的要求。 Xilinx仅支持指定的内容。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1071浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1999浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
741
评论
淘帖
2642
