完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
GTX收发器向导的自述文件在已知问题下陈述以下内容: “当RX缓冲器被旁路时,RX延迟对齐器逻辑使用DRP端口。目前,当RX延迟对齐器处于活动状态时,没有仲裁逻辑可以启用用户对DRP的访问。对于线路速率2.4启用RX延迟对齐器逻辑 GHz及以上。该逻辑适用于芯片版本2.0及更高版本。“ 因此,示例设计具有对准器模块,其连接到延迟对准器的一些端口和DRP端口。 我的问题是: - 这个模块的目的究竟是什么? - 使用超过2.4 Gbps的RX缓冲旁路时,是否始终需要模块? 当我启用DRP时,它仅出现在示例设计中。 - 什么是硅版本2.0,我怎么知道我有什么? ( - 为什么这些事情在其他地方没有解释?或者我忽略了什么?) 亲切的问候, Sven Schenk |
|
相关推荐
1个回答
|
|
嗨Sven Schenk
要回答关于延迟对准器的问题,您需要了解延迟对准器为其提供保护 RX上的RXUSRCLK发生了变化。 - 这个模块的目的究竟是什么? A-您在生成的文件中看到的对齐模块控制来自结构端的内部延迟对齐器FSM。 - 使用RX缓冲旁路时,总是需要模块 超过2.4 Gbps? 当我启用时,它仅出现在示例设计中 DRP。 A-是的。 如果生成数据速率设置为2.4Gbps或更高的文件,则会自动生成对齐模块。 无论DRP启用如何,它都应该在设计中。 - 什么是硅版本2.0,我怎么知道我有什么? A-基本上是生产硅版本。 如果您不使用CES设备,则应使用上述模块。 我们不支持CES设备中的延迟对齐器。 希望有所帮助, MADHUKAR |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 10:10 , Processed in 1.261470 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号