完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2108
|
嗨，
我正在使用ML605，并试图将LED输出连接到一个简单的组合Verilog模块的输出。 我将参考ML605硬件用户指南第11页上标记的I / O组。 使用GPIO DIP SW（17d）控制输入。 出于某种原因，我在GPIO LED（17a）上显示输出时遇到问题。 当我将它们连接到17c LED时，我的输出工作正常（根据输入改变），但当我将输出分配给17a的引脚时，只有DS21亮起并且刚刚卡在那里 - 8个LED中的任何一个都没有改变 当我改变输入时。 有人可以告诉我为什么会发生这种情况吗？ 我以完全相同的方式将输出分配给两个不同的LED组。 谢谢！ - 我是一名本科生，从事涉及FPGA的课外小组项目。 我是FPGA的新手，所以我非常感谢你帮助我！ 
0
|
|
相关推荐
3个回答
|
|
|
模块led1（clk，led）;输入clk;输出[7：0] led; reg [7：0] led; reg [25：0]缓冲区;总是@（posedge clk）beginbufferif（缓冲区== 26'd25000000）
beginledbufferend endendmodule 这是我的程序让8个用户LED闪烁，我认为你的问题是你没有将你的clk分成低频率，clk对于LED来说太快了。 另一件事是你必须使UCF文件正确。 将输入和输出连接到FPGA引脚。 希望这可以帮助。 欢呼伙伴。 在原帖中查看解决方案 |
|
|
|
|
|
模块led1（clk，led）;输入clk;输出[7：0] led; reg [7：0] led; reg [25：0]缓冲区;总是@（posedge clk）beginbufferif（缓冲区== 26'd25000000）
beginledbufferend endendmodule 这是我的程序让8个用户LED闪烁，我认为你的问题是你没有将你的clk分成低频率，clk对于LED来说太快了。 另一件事是你必须使UCF文件正确。 将输入和输出连接到FPGA引脚。 希望这可以帮助。 欢呼伙伴。 |
|
|
|
|
|
当您将17c LED的输出引脚重新分配给17a LED时，您在* .ucf文件中的确切变化是什么？
请在询问之前先查询您的问题。如果有人回答您的问题，请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的星）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1346浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
378
