完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在尝试将一个GigE端口添加到XC4VFX100FF1152。
我知道MGTCLK输入可以为整列提供时钟，但我找不到向我显示设备和封装的列/磁贴/引脚关系的文档。 什么文件显示了MGT引脚在同一列上的内容？ 谢谢 
0
|
|
相关推荐
5个回答
|
|
|
您可以使用ADEPT生成类似于为任何设备/包附加的MGT地图（http://mysite.verizon.net/jimwu88/adept/）。
干杯， 吉姆 干杯，吉姆 在原帖中查看解决方案 mgt_4vfx100ff1152.xls 30 KB |
|
|
|
|
|
MGT REFCLK可以连接MGT站点，这些站点距离它们所连接的磁贴3向上和向下3。
Virtex-5 GTX用户指南，UG198，第4章包含有关每个设备的MGT位置的信息。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
我使用的是V4而不是V5。
V5用户指南看起来不错，但我无法在V4文档中找到V4的等效信息。 我发现的是V4 MGTCLK应该能够驱动整个列，V5可以驱动3up和3。 我仍然在寻找V4文档中定义列的位置。 具体来说，我试图找出M34和N34引脚上的MGTCLK_x_102时钟输入是否用于：焊盘名称IO X / Y位置Pkg PinRXPPADA_102 IPAD_X0Y24 A31RXPPADB_102 IPAD_X0Y20 J34RXPPADB_105 IPAD_X0Y8 AP32RXPPADA_105 IPAD_X0Y12 AF34RXPPADB_103 IPAD_X0Y14 AC34RXPPADA_103 IPAD_X0Y18 R34 |
|
|
|
|
|
我太快读了你的原帖，错过了Virtex-4指示。
看到您询问有关PCB级别实现的详细信息，您不会将Virtex-5用于新设计，这是一个惊喜。 我强烈建议您考虑Virtex-5，因为已经进行了许多改进以简化您的开发。 在这种情况下，您需要阅读Virtex-4 RocketIO多千兆位收发器使用指南，UG076，第7章，其中包括每个芯片和封装组合的收发器位置和引脚映射表。 GT11_X0和GT11CLK_X0位于同一侧，GT11_X1和GT11CLK_X1位于另一侧。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
None
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1149浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1225
评论
淘帖
1994
