完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在为我的硕士论文做一个部分可重新配置的项目。 我想要做的是读取配置DONE引脚（在数据表（XC2VP30-6FF896）中表示为AC8），以便测量部分比特流的配置时间以及在重新配置时禁用总线宏。 然而，这个引脚不在任何银行中，因此，我似乎无法从中读取。 有没有办法从这个引脚读取？ 
0
|
|
相关推荐
7个回答
|
|
|
所有电路板都应在DONE到VCCO上有一个上拉电阻。
大多数电路板，尤其是开发板将DONE与LED连接起来，以便可以看到设备已成功配置。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
您无需读取实际的DONE引脚。
您可以阅读配置状态寄存器以获取此信息。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
|
DONE仅为外部引脚，逻辑无法直接访问。
你有几个选择。 1）将DONE引脚连接到FPGA上的另一个IO，并通过该IO读取状态 2）通过ICAP从配置状态寄存器中读取DONE状态 3）假设由于逻辑有效，DONE默认为高 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢你的建议。
选项3是不可行的，因为我想测量完成引脚为低电平的周期数，因此我可以估算重配置时间。 建议1听起来很有希望，假设我可以在digilent inc Virtex-II Pro开发系统上找到完成的引脚，并将其物理连接到可用的用户IO引脚之一。 据我所知，电路板上没有物理DONE引脚，但如果我错了请纠正我。 如果全部失败，我将不得不使用ICAP内核并对其进行修改，以便我可以读取状态寄存器，尽管这会给设计增加大量的复杂性。 |
|
|
|
|
|
所有电路板都应在DONE到VCCO上有一个上拉电阻。
大多数电路板，尤其是开发板将DONE与LED连接起来，以便可以看到设备已成功配置。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1269浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1177
评论
淘帖
1725
