完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
3个回答
|
|
|
不幸的是，你的问题没有明确的答案。逻辑单元由一个查找表和一个触发器组成。一个带有清除功能的flip = flop在ASIC世界中值得大约6或7个门。查找表
可以用来作为一个逆变器（只有1个门），或者它可以实现一个复杂的功能，如奇偶校验器，其中（极端）情况下它将超过20个门（在ASIC术语中）.LUT也可能形成一个 64位RAM，这意味着64个锁存器加上地址解码器，总共超过100个门，或者它可以用作32位移位寄存器（每个寄存器位4个门），相当于128个门。我们还规范化了 逻辑单元计数，通过为每个6输入LUT和触发器分配1.6个逻辑单元的等价...你看，你的简单问题有一个非常复杂的答案，我们真的想回避这个问题。盖茨计数是一个ASIC 公制，逻辑单元是FPGA指标，这两种方法只在其世界中有意义。没有转换表.Peter Alfke，Xilinx Applicat 离子 Peter Alfke Xilinx San Jose应用工程总监 |
|
|
|
|
|
我同意彼得。
这也在另一个线程中讨论过： http://forums.xilinx.com/xlnx/board/message?board.id=OTHER&message.id=161#M161 为了澄清我之前的帖子，像Peter和我这样的工程师认为逻辑单元是LUT和FF。 在设备选择指南中也提到“等效逻辑单元” - 您会注意到它们与CLB FF的数量不同，因为它还试图考虑多路复用器和进位链贡献。 在LUT，FF，BRAM，DSP切片或乘法器等方面进行思考将会更加有效。 典型ASIC意义上的门数对FPGA没有多大意义。 不幸的是，有一些历史包袱使得它比我们中的一些人完全放弃更加困难。 干杯， BT |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2396 浏览 7 评论
2811 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2278 浏览 9 评论
3356 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
781浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1906
评论
淘帖
2562
