完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我想知道“逻辑单元”的意思..
我知道“Block RAM”,“分布式RAM”“CLB”......以及ETC .. 但是,我不知道“Logic Cell”..请让我知道..谢谢! |
|
相关推荐
3个回答
|
|
最初,“逻辑单元”是FPGA架构的物理元件,由4输入LUT和触发器组成。
较新的FPGA系列对结构元素使用更复杂的结构,但术语“逻辑单元”现在用作衡量旧的4输入LUT和触发器中可以装入结构的逻辑量的指标 。 Xilinx使用乘法器从实际结构逻辑(通常为6输入LUT,后跟一个或两个触发器)转换为“逻辑单元”。 从理论上讲,您可以使用逻辑单元等效计数来衡量设计在不同内部结构结构的两个竞争设备中的适合程度。 - Gabor |
|
|
|
“逻辑单元”是一个营销术语 - 它不代表FPGA中的任何真实物理实体。
“逻辑单元”的概念是有一个度量可以用作不同设备系列(甚至不同技术供应商)之间的比较。 它应该是一个数字,表示可以在FPGA中完成的4输入LUT等效功能的数量。 但是,它被修改为考虑在内 - LUT输入的实际数量(较新的Xilinx系列均使用6个输入LUT) - FPGA架构中存在的附加组合逻辑(在实际LUT之外)。 在较旧的Virtex和Spartan技术中,即使LUT是4输入LUT,Xilinx在CLB中使用每个LUT / FF对的1.25个逻辑单元。 这是因为,除了LUT本身,CLB还具有宽多路复用器(F5和其他Fx MUX)和进位链。 较新的系列仍具有宽MUX和进位链,但现在使用6个输入LUT,因此每个LUT / FF对的度量标准已增加到1.6个逻辑单元。 Avrum |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1193浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 09:31 , Processed in 1.410572 second(s), Total 51, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号