完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
|
|
|
|
|
|
SignalTap II獲取實時數據的原理是在工程中引入Megafunction中的ELA(Embedded Logic Analyzer),以預先設定的時鐘採樣實時數據,並存儲於FPGA片上ram資源中,然後通過JTAG傳送回Quartus II分析。可見SignalTap II,其實也是在工程額外加入了模塊來採集信號,所以使用SignalTap II需要一定的代價,首先是ELA,其次是ram,如果, 工程中剩餘的ram資源比較充足,則SignalTap II 一次可以採集較多的數據,相應的如果FPGA資源已被工程耗盡則無法使用SignalTap II調試。
由最後一句話可以看出,您看看您的FPGA資源足不足夠,如果原來設計已經占用了相關資源您就無法正常使用SignalTap II,而JTAG電路通常都是標準,兩塊您也都能正常下載(透過USB BlasterII才對),所以基本上是可以排除JTAG問題 以上希望對您有用 |
|
|
|
|
只有小组成员才能发言,加入小组>>
1072 浏览 1 评论
1890 浏览 0 评论
1868 浏览 1 评论
3291 浏览 5 评论
3618 浏览 9 评论
1072浏览 1评论
如何知道嵌入式电子控制单元 (ECU) 中的RAM使用情况?
1395浏览 1评论
1890浏览 0评论
1208浏览 0评论
1344浏览 0评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-13 21:13 , Processed in 0.590565 second(s), Total 46, Slave 36 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
11040